Lfsr32

最新推荐文章于 2024-03-18 10:31:49 发布

原创最新推荐文章于 2024-03-18 10:31:49 发布 · 762 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

HDLBits题目专栏收录该内容

95 篇文章

订阅专栏

该模块描述了一个32位的Galois线性反馈移位寄存器（LFSR），它在时钟的上升沿触发。在同步复位为高时，LFSR被初始化为32h1。在非复位状态下，LFSR的更新基于特定的位位置（32,22,2,和1）的tap，利用异或操作生成下一个状态。

See Lfsr5 for explanations.

Build a 32-bit Galois LFSR with taps at bit positions 32, 22, 2, and 1.

module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 32'h1
    output [31:0] q
); 

    always@ (posedge clk)
        if(reset)
            q <= 32'h1;
    	else begin
            q <= {q[0], q[31:23], q[22] ^ q[0], q[21:3], q[2]^q[0], q[1] ^ q[0]};
        end
endmodule