Dff8p

最新推荐文章于 2023-08-14 22:00:59 发布

原创最新推荐文章于 2023-08-14 22:00:59 发布 · 91 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

HDLBits题目专栏收录该内容

95 篇文章

订阅专栏

该模块描述了一个在负时钟边沿触发的8位D触发器阵列，每个触发器在复位信号为高时被设置为0x34，而不是常规的0。当clk的负边沿到来时，D触发器的当前状态被输入数据d更新。

Create 8 D flip-flops with active high synchronous reset. The flip-flops must be reset to 0x34 rather than zero. All DFFs should be triggered by the negative edge of clk.

module top_module (
    input clk,
    input reset,
    input [7:0] d,
    output [7:0] q
);
    always@ (negedge clk)
        if(reset)
            q <= 8'h34;
    	else 
            q <= d;
endmodule