9、可测试性设计：结构化测试方法

可测试性设计：结构化测试方法

1. 引言

随着电路复杂度的增加和设计规格要求的提高，集成电路（IC）的测试需要在设计开发过程的早期就被考虑。同时，器件几何尺寸的减小，使得监测内部节点的可控性和可观测性变得愈发困难。在生产测试中，为了跟上新器件设计的步伐，需要更快、更复杂的自动测试设备（ATE），而高速、高精度、高存储和高性能的 ATE 系统的购买和维护成本也日益增加。

为了解决测试问题，可测试性设计（DfT）方法应运而生，它主要从以下两个方面解决 IC 设计中的可控性和可观测性问题：
- 可测试性设计（DfT） ：添加特定电路以访问内部节点，通过 IC 封装引脚增强对内部节点的外部测试访问。
- 内置自测试（BIST） ：利用片上信号生成、结果捕获和分析提供本地（片上）自测试能力，外部测试仪用于启动自测试并捕获结果。

对于数字电路，DfT 和 BIST 已被广泛应用，并得到了软件计算机辅助测试（CAT）工具的有力支持，这些工具将测试活动与设计活动联系起来，实现了特定任务的自动化，减轻了设计和测试工程师的负担。

2. 可观测性和可控性

为了对设计进行测试，必须确保设计具有可控性和可观测性：
- 可控性 ：控制设计特定部分，在设计内特定点设置特定值的能力。
- 可观测性 ：观察电路对特定电路刺激响应的能力。

在数字逻辑设计中，这可能是特定的逻辑值；在模拟电路中，则可能是特定的电压或电流。然而，实现这一点需要在经济上可行，并且对设计在