fpga的循环语句例子

fpga的循环语句例子

转载：计算机人网

http://www.computersren.com/material/MaterialDetails.aspx?id=20140310222536&id2=2014030320451027176

内容：

fpga的循环语句例子

主要有三种，for ,while repeat,例子如下

【例 5. 18】同一循环的不同实现方式
module loop1;          //方式 1
integer i;
initial
for(i=0;i<4;i=i+1)      //for 语句
begin
$display(“i=%h”,i);
end
endmodule

module loop2;            //方式 2
integer i;
initial begin
i=0;
while(i<4)            //while 语句
begin
$display ("i=%h",i);
i=i+1;
end
end
endmodule

module loop3;            //方式 3
integer i;
initial begin
i=0;
repeat(4)            //repeat 语句
begin
$display ("i=%h",i);
i=i+1;
end
end
endmodule

上面三个例子已经实现，实验环境为modelsim.在modelsim中编辑通过后，再点击simulation按钮，弹出界面后，点击“run“按钮，就可以看到结果了。大家们注意了，这三个都是不可综合的，也就是不能布线布局到，但是for,while,repeat是基本的verilog语句，在这里留下一份例子，以备学习之用。