1. 半导体器件的开关特性
学习要求:
了解逻辑门电路的作用和常用类型。
理解高电平信号和低电平信号的含义。
了解二极管、三极管和MOS 管的开关特性。
1.1 门电路的作用和常用类型
门电路(Gate Circuit)
指用以实现基本逻辑关系和常用复合逻辑关系的电子电路。
常用的逻辑门电路:
与门 或门 非门 异或门 与非门 或非门 与或非门
按电路结构不同分:
TTL 集成门电路(TTL 即 Transistor-Transistor Logic),输入端和输出端都用三极管的逻辑门电路。
CMOS 集成门电路(CMOS 即 Complementary Metal-Oxide-Semiconductor),用互补对称MOS 管构成的逻辑门电路。
按功能特点不同分(输出方式)
①:普通门(推拉式输出)②:输出开路门 ③:三态门 ④:CMOS传输门
1.2 高电平和低电平的含义
高电平和低电平为某规定范围的电位值,而非一固定值。
1.3 二极管的开关特性
1.3.1 本征半导体
导体:自然界中很容易导电的物质,例如金属。
绝缘体:电阻率很高的物质,几乎不导电,如橡皮、陶瓷、塑料和石英等。
半导体:导电特性处于导体和绝缘体之间的物质,例如锗、硅、砷化嫁和一些硫化物、氧化物等
现代电子学中,用的最多的半导体是硅和锗,最外层电子(价电子)都是4个
通过一定的工艺过程,可以将半导体制成晶体。
本征半导体:完全纯净的、结构完整的半导体晶体。
在硅和错晶体中,原子按四角形系统组成晶体点阵每个原子都处在正四面体的中心,而四个其它原子位于四面体的顶点,每个原子与其相临的原子之间形成共价键,共用一对价电子。
形成共价键后,每个原子的最外层电子是八个,构成稳定结构。
共价键中的两个电子被紧紧束缚在共价键中,称为束缚电子,常温下束缚电子很难脱离共价键成为自由电子,因此本征半导体中的自由电子很少,导电能力很弱
1.3.2 本征半导体的导电机理
(1)载流子、自由电子和空穴
在绝对0度 (T=0K) 和没有外界激发时,价电子完全被共价键束缚着,本征半导体中没有可以运
动的带电粒子(即载流子),它的导电能力为0,相当于绝缘体。
在常温下,由于热激发(本征激发),使一些价电子获得足够的能量而脱离共价键的束缚,成为
自由电子,同时共价键上留下一个空位,称为空穴。
(2)导电机理
本征半导体中存在数量相等的两种载流子,即自由电子和空穴。
本征半导体中电流由两部分组成:
①:自由电子移动产生的电流。
②:空穴移动产生的电流。
本征半导体的导电能力取决于载流子的浓度。
温度越高,载流子的浓度越高。因此本征半导体的导电能力越强,温度是影响半导体性能的一个
重要的外部因素,这是半导体的一大特点 一 温敏特性。
1.3.3 N型、P 型半导体
在本征半导体中掺入微量的杂质(某种元素)形成杂质半导体 一 掺杂特性。
无论N型或P型半导体都是中性的,对外不显电性。
1.3.4 PN结的形成
先:
后:
1.3.5 PN结的单向导电性
(1) PN 结加正向电压 (正向偏置) P接正、N接负
(2) PN 结加反向电压 (反向偏置) P接负、N接正
结论: PN结正偏,导通,反偏,截止。
1.3.6 二极管外观及符号
1.3.7 二极管的静态开关特性
1.4. 晶体管的开关特性
1.4.1 三极管结构及符号
1.4.2 三极管内部载流子的运动
三极管根据两个PN结所施加的电压不同,有四种不同工作状态:
(1)放大状态:发射结正偏、集电结反偏
(2)截止状态:发射结反偏、集电结反偏
(3)饱和状态:发射结正偏、集电结正偏
(4)倒置状态:发射结反偏、集电结正偏
先:
有:
且:
电流控制电流型
三极管各工作状态电流之间的关系:
状态 | 电流关系 | 条件 |
放大 | 发射结正偏,集电结反偏 | |
饱和 | 两个结正偏 | |
截止 | 两个结反偏 |
1.4.3 三极管的静态开关特性
1.5 MOS 管的开关特性
场效应晶体管只有一种载流子 ( 多数载流子 ) 参与导电,又称为单极型三极管。场效应晶体管是
利用电场 ( 电压 ) 控制半导体中载流子运动的一种有源器件。目前场效应管应用得最多的是以二
氧化硅作为绝缘介质的金属-氧化物-半导体绝缘栅型场效应管 (Metal-Oxide-Semiconductor
Field-Effect Transistor,MOSFET),简称为 MOS 管。
1.5.1 MOS 管的结构
绝缘栅型场效应管中,有 N 沟道和 P 沟道两类,而每一类又分增强型和耗尽型两种。增强型就是
时,漏源之间没有导电沟道,即使在漏源之间加上一定范围内的电压,也没有漏极电流
反之,在时,漏源之间存在有导电沟道的称为耗尽型。
1.5.2 MOS 管的工作原理
P型衬底中的多子空六被正电荷构成的电场排斥向下运动,在表面留下带负电的受主离子,形成耗尽层。随着G、S间正电压的增加,耗尽层加宽。
MOS 管是一种受电压控制的电流放大部件
1.5.3 MOS 管的符号
1.5.4 MOS 管的静态开关特性
(1)N 沟道增强型 MOS 管
(2)P 沟道增强型 MOS 管
2. 基本逻辑门电路
主要要求:
了解二极管、三极管和MOS管组成的分立元件门电路。
理解二极管的钳位作用
2.1 二极管与门
2.2 二极管或门
2.3 三极管非门
3.TTL集成门电路
集成电路:英文Integrated Circuit--IC
集成电路的优点:体积小、重量轻、可靠性高,功耗低
TTL电路是晶体管-晶体管逻辑电路的英文缩写(Transistor-Transistor-Logic),TTL电路是数字集成电路的一大门类。它采用双极型工艺制造,具有高速度低功耗和品种多等特点。
3.1 TTL与非门
3.1.1、TTL 与非门的结构
钳位二极管D1、D2的作用:防止负脉冲输入时,流向T,管发射极电流过大起保护作用。
D1D2只起保护作用,不加逻辑判断,为便于分析,在有些电路中将省去。
2.TTL 与非门的工作原理
(1)A、B 只要有一个为 0,如ua = ub = 0.3 V,ua = 0.3 V,ub = 3.6V,ua= 3.6 V,ub = 0.3 V,
ub1 =0.3+0.7=1V,T1管深度饱和,集电极电压为:uc =0.3+0.1=0.4V,T2、 T4截止。
Vcc经R2有电流向T3的基极流去,使T3饱和,T3、 D导通,uy = Vcc-VR2-VBE3-VD
=5-0-0.7-0.7=3.6V。
(大概版本)
外接负载R,时,有电流从输出端流出,称为输出高电平电流,也称拉电流
(2)A、B均为1,ua = ub = 3.6 V,假设 T1 导通:ub1 = 3.6+0.7 = 4.3 V,则 T1的集电结和 T2,T4
的发射结(3 个 PN 结)导通,所以:ub1 =3x0.7=2.1V,Uc1= uB2 = 1.4 V,Ue2 = uB4 = 0.7 V.
T1正常放大时 :发射结正偏,集电结反偏,即Uc>UB > Ue,现在 : ue> ub>uc,即
发射结反偏,集电结正偏倒置放大
Vcc不会经R4,向T4灌入电流,T4的集电极电流只可能由外电
路提供,这个电流称为输出低电平电流,也称灌电流.
3.1.2 TTL与非门的电气特性
(1) 输入伏安特性:
(2) 输入端负载特性:
电阻Ri=0时,ui=0,输出高电平.
当Ri增加到某一数值,Ri上的压降达到关门电平Uoff时,对应的电阻值称为关门电阻Roff
关门电平Uoff: 保证输出为额定高电平 (3.6V) 90%下,允许的最大输入低电平
Ri继续加大,ui随之增加,当ui增大到开门电平Uon时,T2和T4同时导通,将ub1钳位在2.1V,即使Ri再增大,ui也不会再升高了,ui增加到1.4V对应的电阻值就是开门电阻Ron
开门电平Uon: 保证输出为额定低电平 (0.3V) 下,允许的最小输入高电平.
(3)输出特性:
注意:
输出短路电流Ios可达-33 mA,将造成器件过热烧毁,故门电路输出端不能接地!
灌电流负载:外接负载电流流入与非门的输出端的负载。与非门输出低电平 UoL时,带灌电流负载。
拉电流负载:负载电流从与非门的输出端流向外接负载门的负载。与非门输出高电平 UoH 时,带拉电流负载。
(4)电压传输特性:
(5) 输入端噪声容限
3.2 其它类型的TTL门电路
集电极开路与非门(即 Open Collector Gate,简称 OC门)
二 :三态门
(即 Three-State Logic 门,简称 TSL 门)
2、三态门的工作原理
所以可能输出状态0、1 或高阻态
3、三态门的应用
3.3 TTL 集成门电路芯片
3.4 TTL 集成门电路的使用注意事项
4. CMOS 集成门电路
主要要求:
掌握CMOS反相器的电路、工作原理和主要外特性。
理解CMOS开路门、三态门和传输门的电路和逻辑功能。
理解CMOS集成电路的使用要点。
4.1 CMOS反相器
4.2 其它CMOS 门电路
4.3 CMOS 集成电路系列
4.4 CMOS 集成门电路的使用注意事项

5. 集成门电路的接口
5.1 连接原则
5.2 TTL 电路驱动 CMOS 电路
5.3 CMOS 电路驱动 TTL 电路

6. 本章小结
门电路是组成数字电路的基本单元之一,最基本的逻辑门电路有与门、或门和非门。实际使用
通常采用集成门电路,常用的有与非门、或非门、与或非门、异或门、输出开路门、三态门和 CMOS 传输门等。门电路的学习重点是常用集成门的逻辑功能、外特性和使用方法。