2、低功耗嵌入式FPGA系统设计与应用

低功耗嵌入式FPGA系统设计与应用

1. FPGA部分可重构特性

FPGA已经具备部分可重构特性超过十年，这种特性能够在运行时仅修改部分硬件。当前基于SRAM的FPGA会产生大量双端口（DP）。硬件可重构的主要优势在于提高了硬件的灵活性和硬件空间的利用率，进而降低了功耗和生产成本。

2. 不同技术在FPGA中的应用研究

2.1 DTMOS用于4输入多路复用器开关

对用于构建4输入多路复用器开关的两种不同动态阈值MOS（DTMOS）布局进行了深入测试。当对基于安全电压晶体管DTMOS的开关布局和基于晶体管DTMOS的开关设计进行升级时，在Virtex - 4具有成本效益的90 nm FPGA中，延迟分别改善了12.32%和11.19%，最优功率延迟积（PDP）分别改善了8.29%和8.26%。由于FPGA设计中包含数百个4输入多路复用器，因此延迟和PDP的降低将对高速、低功耗FPGA的改进产生重大影响。虽然计算仅使用了4输入多路复用器开关，但结果也适用于具有5和6输入的更大多路复用器。

2.2 内置自测试（BIST）技术评估FPGA多路复用器连接

借助高效的内置自测试（BIST）技术，利用部分自配置结构的设计和具有成本效益的测试点插入，可减少FPGA多路复用器导向连接的评估周期。通过提供的策略和技术，Virtex - 2/Spartan - 3 FPGA中连接所需的最小测试点（TC）数量可从32个降低到8个。因此，测试持续时间减半，而开销面积仅增加约1.2%。该技术不仅适用于基于SRAM的FPGA，对基于Flash的FPGA评估也有重大影响。

2.3 矩阵乘法在FPGA中的应用