dalingertong的博客

USB Type C 接口引脚详解 - 知乎

安装开始时，按下图设置。

AHB 总线即高级高性能总线（Advanced High-performance Bus），是 ARM 公司推出的 AMBA（Advanced Microcontroller Bus Architecture）总线架构中的一种重要总线，主要用于高性能系统芯片（SoC）内部各功能模块之间的高速数据通信。

如何在Xilinx官网查看FPGA引脚列表

1.仿真时一直卡在下图步骤。参考连接方法二可解决。

1 系统时钟同步2 源时钟同步。

9个关于SSI芯片的必知问题-腾讯云开发者社区-腾讯云 (tencent.com)

1 spi flash 简介

这里的决定因素就是D的位宽了，如果D的位宽很小，那么可能插入的CG面积比原来的MUX大很多，而且节省的功耗又很少，这样得不偿失。需要注意的是，有的前端设计人员，为了仿真的时候看的比较清楚，很容易会写成右边的代码，这样不仅不能在综合的时候自动插入CG来减少功耗；1. 插入门控时钟单元后，上面电路中的MUX就不需要了，如果数据D是多bit的（一般都是如此），插入CG后的面积可能反而会减少；2. 如果D是单bit信号，节省的功耗就比较少，但是如果D是一个32bit的信号，那么插入CG后节省的功耗就比较多了。

Verilog 逻辑与(&&)、按位与(&)、逻辑或(||)、按位或(|)、等于(==)、全等(===)的区别_verilog 按位或-优快云博客。

在复制Vivado工程时，IP文件缺少导致。

初学MCU的人，经常会看到ROM, RAM, FLASH，而且会被这些词汇搞得晕头转向。本文对这些概念进行了厘清，并介绍了这些Memory的区别，以及它们在MCU中的作用。ROM (Read Only Memory)程序存储器ROM全称Read Only Memory，顾名思义，它是一种只能读出事先所存的数据的固态半导体存储器。ROM中所存数据稳定，一旦存储数据就再也无法将之改变或者删除，断电...

Vivado综合失败，且message中无error信息检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好

VCCO为每个配置组提供，如果在配置过程中使用CFGBVS，必须匹配CFGBVS的选择，如果CFGBVS与VCCO_0绑定，电压选择为2.5V或3.3V，若CFGBVS与GND绑定，则为1.8V或1.5V。当CFGBVS引脚为高(例如，连接VCCO_0提供3.3V或2.5V)，在bank0上的配置和JTAG I/O支持在配置期间和配置后，在3.3V或2.5V下运行。必须设置为高电平或低电平，以确定I/O电压支持的引脚在bank0，以及多功能引脚在bank14和15在配置时使用。在1.2V时不支持配置。

Xilinx FPGA 7 系列的时钟结构、资源、用法

JTAG各类接口针脚定义、含义； 六线JTAG

组合逻辑之3-8 译码器 利用Verilog实现module demo(a,b,c,out); input a; input b; input c; output reg[7:0]out; always@(a,b,c) begin case({a,b,c}) 3'b000: out = 8'b0000_0001; 3'b001: out = 8'b0000_0010; 3'b010: out = 8'b0000_0100; 3'b011: out = 8'b0

Xilinx 常用时钟相关原语

AMBA（Advanced Microcontroller Bus Architecture）高级微控制器总线架构，开放的片内互联总线标准，能在多主机设计中实现多个控制器和外围设备之间的互联和管理。AXI（Advanced eXtensible Interface）高级拓展接口， ARM AMBA的一部分。AXI总线有三种类型**AXI4（AXI4-Full）：**用于高性能的存储器映射需求。（存储器映射：主机对从机进行读写操作时，指定目标地址，此地址对应存储空间的地址，表示对该地址进行读写操作）*

FPGA中BEL Site Tile FSR SLR

DCM / DLL / PLL / MMCM区别

一 读取txt数据文件进行初始化。故使用 $readmemh进行读取。Data.txt按十六进制存数。数据文件存放，如图所示。每行一个十六进制数据。

FPGA IIC EEPROM AT24C08C

转自https://zhuanlan.zhihu.com/p/65483011?utm_source=qq1. 时间序列分析入门模拟与数字信号我们本身生活在一个模拟量的世界里，所谓模拟量，即连续变化量，屋里的温度是连续变化的，时间是连续变化的，诸如此类。而计算机是数字系统，他不能处理模拟量，而只能处理离散量，这意味着我们要把连续的模拟量进行采样，得到一系列离散的数字量。...

Xilinx常用原语

复位也是非常重要的问题。由于FPGA的初始状态是确定的（可以在定义说明中指定），为了更快地时序收敛，官方文档认为，能不用复位是最好的，尤其数据路径和移位寄存器的设计中。Levels指的是逻辑级数logic level，一个logic level的延迟对应的是一个LUT和一个Net的延迟，对于不同的器件，不同频率的设计能容纳的logic level是不同的。降低扇出最好不要在综合设置中指定，过低的扇出限制会造成设计堵塞反而不利于时序收敛，最好的方法是根据设计中时序最差路径的扇出进行针对性的优化。