system verilog的覆盖率

最新推荐文章于 2025-07-17 18:34:48 发布

原创最新推荐文章于 2025-07-17 18:34:48 发布 · 755 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#verilog

system verilog 专栏收录该内容

14 篇文章

订阅专栏

本文详细探讨了验证覆盖率的重要性，包括代码覆盖率、功能覆盖率和断言覆盖率等，强调其在验证设计充分性中的作用。通过示例展示了如何使用覆盖组进行功能覆盖率的收集，并解释了覆盖率点、交叉覆盖和仓的概念。此外，还介绍了如何根据覆盖率调整验证策略和资源。最终目标是实现100%的覆盖率以确保设计的完整性和正确性。

覆盖率是衡量验证完备性的重要指标

覆盖率提现验证的充分性

功能覆盖率成为衡量验证进度以及验证充分性的重要手段，提供了一个标志验证工作完成的相对客观指标。可以根据覆盖率的情况随时调整验证的策略，调整验证资源。功能覆盖率和设计意图紧密相连，代码覆盖率衡量设计的实现情况。

1.覆盖率的类型

代码覆盖率：检查代码是否冗余，设计要点是否被遍历，被检测的对象是RTL设计代码，由仿真工具自动生成；用来度量被检测代码中每个执行语句是否被执行到。

功能覆盖率：检查规格功能是否被覆盖，被检测对象是自定义的容器，需要采样收集条件；度量哪些设计规格以及被测试用例测试过的一个指标。最终覆盖率要求为100%。

断言覆盖率：断言是用于一次性或者在一段时间内核对两个设计信号之间关系的声明代码；可以随设计和测试平台一起仿真，也可以被形式检查工具所证实。最终覆盖率要求为100%。

代码条件覆盖：度量条件语句的每个子表达式是否被测试到了；

分支覆盖率：

事件覆盖率：

跳转覆盖率：

状态机覆盖率：

2.验证完备性

//一个简单对象的功能覆盖率
Program automatic test (busifc.TB ifc);
    Class Transaction;
        rand bit [31:0] data ;
        rand bit [2:0] port;            //八种端口数据
    Endclass

    covergroup CovPort;
        covergroup tr.port;                //测量覆盖率
    endgroup
    
    initial begin
        Transaction tr;
        CovPort ck;
        ck = new();                        //实例化组
        tr = new();
        repeat (32) begin                    //运行几个周期
            assert (tr.randomaize);            //创建一个事物
            ifc.cb.data <= tr.port;            //并发送到接口上
            ifc.cab.data <= ta.data;
            ck.sample ();                        //收集覆盖率
            @ifc.cab;                            //等待一个周期
        end
     end
endprogam