首批 RISC-V 手机要来了,你准备好了吗?

RISC-V详细介绍 文章目录写在前面什么是RISC-VRISC-V诞生的背景ISA霸权摩尔定律的穷途末路穷困潦倒的学者不断增长的指令数量RISC-V架构设计思想如何设计一个好的ISARISC-V之RV32I四个典型特点RISC-V之乘除法指令指令格式用乘法代替常数除法RISC-V之RV64RISC-V的特权架构机器模式监管者模式 写在前面 本文主要基于RISC-V中文手册,其中包括但不限于一些网络的资料。本文版权属于skywf,转载或借用请联系作者。 什么是RISC-V RISC-V(发音为“risk-five”)是一个基于 阅读详情

近日,国内一家科技公司 Sipeed 在 Twitter 上发布了一则短视频,演示了运行 Android 10 的 RISC-V RV64 智能手机原型。如果进展顺利的话,预计在 2022 年,搭载 RISC-V 的商用机将成功面世。

图片: https://uploader.shimo.im/f/i0xs7VIgzMK5pNjP.png!thumbnail?accessToken=eyJhbGciOiJIUzI1NiIsImtpZCI6ImRlZmF1bHQiLCJ0eXAiOiJKV1QifQ.eyJhdWQiOiJhY2Nlc3NfcmVzb3VyY2UiLCJleHAiOjE2MzgyNjQ0MjMsImciOiJUUHFZSEpyM0Q4SmRqdERrIiwiaWF0IjoxNjM4MjY0MTIzLCJ1c2VySWQiOjc0MjE1Mzg0fQ.rQ9YYxiuQPXOEt21XPbPFsCMeDGA0v2kUg93riBzjo0

Android 10 在 RV64 手机原型上操作很活泼(图片来源:Sipeed)

RISC-V 是一种基于已建立的简化指令集计算机(RISC)原则的开放标准指令集架构(ISA)。 与大多数其他 ISA 设计不同,RISC-V ISA 是根据开源许可证提供的,不需要付费使用。许多公司正在提供或已经公开 RISC-V 硬件,可以支持 RISC-V 的开源操作系统使用,并且在几个流行的软件工具链中支持该指令集。


图片: https://uploader.shimo.im/f/Co7ZytinUT4NucHd.png!thumbnail?accessToken=eyJhbGciOiJIUzI1NiIsImtpZCI6ImRlZmF1bHQiLCJ0eXAiOiJKV1QifQ.eyJhdWQiOiJhY2Nlc3NfcmVzb3VyY2UiLCJleHAiOjE2MzgyNjQ0MjMsImciOiJUUHFZSEpyM0Q4SmRqdERrIiwiaWF0IjoxNjM4MjY0MTIzLCJ1c2VySWQiOjc0MjE1Mzg0fQ.rQ9YYxiuQPXOEt21XPbPFsCMeDGA0v2kUg93riBzjo0

图片来源:RISC-V

作为一种负载存储架构,RISC-V ISA 浮点指令使用 IEEE 754 浮点,采用了架构中立的设计,可以简化 CPU 中多路复用器的位模式,将最重要的即时值位放置在固定位置上,得以加速符号扩展。该指令集设计用于存储、微控制器、边缘计算和人工智能应用等领域上。基本指令集具有固定长度的 32 位自然对齐指令,ISA 支持可变长度扩展,其中每条指令可以是长度任意数量的 16 位包裹。子集支持小型嵌入式系统、个人计算机、带矢量处理器的超级计算机和仓库规模的 19 英寸机架式并行计算机。

指令集规范定义了 32 位和 64 位地址空间变体。该规范包括对 128 位平面地址空间变体的描述,作为 32 位和 64 位变体的外推,但 128 位 ISA 仍然有意“未冻结”,因为使用如此大的内存系统的实际经验还很少。


图片: https://uploader.shimo.im/f/F2Op4FjoaqCTDfIv.png?sm_xform=image%2Fcrop%2Cx_0%2Cy_12%2Cw_1050%2Ch_603&accessToken=eyJhbGciOiJIUzI1NiIsImtpZCI6ImRlZmF1bHQiLCJ0eXAiOiJKV1QifQ.eyJhdWQiOiJhY2Nlc3NfcmVzb3VyY2UiLCJleHAiOjE2MzgyNjQ0MjMsImciOiJUUHFZSEpyM0Q4SmRqdERrIiwiaWF0IjoxNjM4MjY0MTIzLCJ1c2VySWQiOjc0MjE1Mzg0fQ.rQ9YYxiuQPXOEt21XPbPFsCMeDGA0v2kUg93riBzjo0


RISC-V ISA 的开发每年都在以越来越快的速度发展,越来越多的企业也开始深度拥抱 RISC-V 架构。今年,半导体公司 SiFive 推出了第一个面向 PC 的 RISC-V 平台,随着 Linux 支持在许多 RISC-V 芯片组时(例如来自 Alpine 和其他单板生产商的最新 RV64 封装)越来越趋于稳定,现在能看到整个行业也在计划推动着基于 Android 的智能手机采用 RISC- V 。

Sipeed 的推文也暗示了想要在 2022 年发布 RISC-V 的决心,但是,随着一些短缺的出现,发布可能会推迟到 2023 年。 正如 TuxPhones.com 所指出的,基于 RV64 的手机应该允许移植完整的 Linux ,并且移植过程比现代任何基于 ARM 的芯片都容易。就性能而言,Sipeed 指出,配备第一款 RISC-V 手机的 RV64 处理器应该比一些四核 ARM Cortex A73 处理器更强大,可能与高通的 Snapdragon 662 / 663 型号相匹配。

放眼望去,RISC-V 在业界主流的科技行业的成就可谓是叹为观止,不少人认为 RISC-V 是全新的指令集,是时代背景下新的机遇。不管是电子产业,还是芯片科技领域,大家对 RISC-V 架构的认同可谓是一致的。它呈现了可观的商业前景,同时发展模式也不受限制。随着 RISC-V 架构在智能机的应用,相信它在中国产业带来的机遇也会越来越多。你期待基于 RISC-V 架构的手机设备吗?

参考链接:
https://sifive-china.oss-cn-zhangjiakou.aliyuncs.com/%E8%A5%BF%E5%AE%89%E7%8F%A0%E6%B5%B7%E6%9D%AD%E5%B7%9E%E5%90%88%E8%82%A5ppt/01%20Four%20cities%20tour%20Zhoujie%2020191030.pdf
https://www.risc-v1.com/forum.php?mod=viewthread&tid=1359
https://en.wikipedia.org/wiki/RISC-V
https://riscv.org/about/history/
https://ee.ofweek.com/2021-02/ART-8500-2801-30484316.html

解读两大精简指令集:RISC-V和MIPS 来源:内容来自「SIMIT战略研究室」,谢谢。 当前CPU的两大架构是CISC(复杂指令集)和RISC(精简指令集),x86是CISC的代表架构,占领了95%以上的桌面计算机和服务器市场。Arm作为RISC的一种,在智能手机、可穿戴设备等移动处理器市场占领主要地位。针对物联网、5G、AI新兴领域的应用,RISC-V和MIPS两大精简指令集架构再次登上历史舞台。 - RISC-V - ... 阅读详情

相关推荐

ARM、X86、RISC-V三分天下

引入: 简单的介绍一下X86、ARM、RISC-V三种cpu架构的区别和应用场景。X86、ARM和RISC-V是三种不同的CPU架构,它们在设计理念、指令集和应用场景上有一些区别。

m0_74976404的博客 3838

Risk-V 初步理解(每日更新)

想要整整硬件安全检测,先得了解了解咱们的硬件开发。 首先得看看Risc-V的手册: RV用到的ISA为模块型,即采用的是基础ISA,代替了以往继承代价极大的增量式ISA,从而减少了成本。 RV的ISA较为简单,虽然对比复杂ISA在同一任务上的执行上可能会采用更多简单指令,但是可以通过加快时钟频率或者降低CPI(平均单条指令周期)减少代价。 跳出来补充一句,RV肯定得适用于32位和64位两个版本。 接下来是RV的标准扩展、乘除操作(RV32M),浮点运算(RV32F,RV32D),原子操作(R.

猿猿的小仓库 8705

RISC-V和ARM

RISC-V和ARM都是基于**精简指令集计算 (RISC)**原理建立的指令集架构。对于开发应用程序的人来说,性能和功耗更多地取决于具体的芯片实现,而不是指令集架构本身。因此,无论你选择使用ARM还是RISC-V,你都需要考虑你的应用程序的特定需求,例如处理能力、功耗、成本等。然而,如果你主要关注的是编写应用程序,而不是处理器设计,那么这些差异可能对你来说并不重要。你的主要关注点可能会更多地集中在如何最有效地使用你选择的平台和工具,以及如何编写高效、可维护的代码。

我的博客 3113

基于阿里平头哥的单片机软、硬件i2C驱动oled

基于RiskV的阿里平头哥MCU开箱文章之软硬件i2C驱动oled 12864

weixin_59940739的博客 1839

RISC-V 与 ARM的区别和比较

RISC-V和ARM的比较

llisq的博客 1万+

四大主流芯片架构(X86、ARM、RISC-V和MIPS)

1、X86架构 X86是微处理器执行的计算机语言指令集,指一个Intel通用计算机系列的标准编号缩写,也标识一套通用的计算机指令集合。1978年6月8日,Intel 发布了新款16位微处理器 8086,也同时开创了一个新时代:X86架构诞生了。 X86指令集是美国Intel公司为其第一块16位CPU(i8086)专门开发的,美国IBM公司1981年推出的世界第一台PC机中的CPU–i8088(i8086简化版)使用的也是X86指令。 采用CISC(Complex Instruction Set Compu.

qq_35608277的博客 1万+

“人生若只如初见”——RISC-V

提起RISC-V,我们不得不提的一个词便是指令集架构(ISA)。 那么,何谓“ISA”,ISA可以称得上是CPU的灵魂,有时简称为“架构”或者称为“处理器架构”。 上图对ISA做了一个详细的描述,这里便不再赘述。 有了指令集架构,便可以使用不同的处理器硬件实现方案来设计不同性能的处理器。处理器的具体硬件实现方案称为微架构(Microarchitecture)。 RISC-V(英文读作“risk-five”),是一种全新的指令集架构。RISC-V架构主要由美国加州大学伯克利分校的几名教授于201.

changan_nanfeng的博客 2238

基于深度残差U-Net与多尺度注意力机制的医学图像分割系统

本文提出了一种创新的医学图像分割系统,通过融合残差连接、通道注意力机制和空间金字塔池化技术,构建了高性能的UResnet分割网络。系统采用编码器-解码器架构,创新性地引入多层次特征增强模块,显著提升了医学图像中复杂组织结构的分割精度。实验结果表明,该方案在多个医学图像数据集上均取得了优异性能,边界分割精度提升15%,训练收敛速度提升30%,同时减少20%计算量。系统为临床诊断提供了可靠的技术支持,未来可扩展至3D医学图像分割和联邦学习等方向。

Henry的博客 814

Risk-V编程,实现快速排序

提供一个最为基础的使用RISK-V实现的快速排序算法

damogu_lv的博客 1703

终端以太网接入Internet实验

实验过程: 1.布局 2.连接 3.配置Route0和Route1 4.配置RIP 5.static: 6.查看Route0,Route1的路由表: 7.完成PC2和server0 IP地址,子网掩码和默认网关地址的配置: 8.命令行: 9.启动PC0桌面下的PPPoe宽带连接程序: 10.启动PC1桌面下的PPPoe宽带连接程序: 11.验证PC0和PC2的ICMP报文传输过程 12.验证PC1和server0的ICMP报文传输过程 关键命令说明

chaojidagouzi的博客 4083

告别手动翻页!用幻影联动+DLL调用,5分钟搞定通达信分时指标自动选股

本文详细介绍了如何利用幻影联动软件结合DLL调用技术,实现通达信分时指标的自动化选股。通过改造指标代码和配置幻影联动任务,用户可以在5分钟内完成从信号检测到自动报警的全流程,大幅提升短周期交易的效率和准确性。

weixin_42561040的博客 768

RISC-V基本介绍

文章目录前言一、命名规范二、使用步骤1.引入库2.读入数据总结 前言 RISC-V作为目前大火的开源指令集架构有着自己的独特魅力,本文将对其基本情况进行介绍,给大家留一个初步印象。 关于指令集的概念大家可以参看: RISC-V念作 “risk-five”,代表着 Berkeley 所研发的第五代精简指令集。它是一款高质量、免许可证、开放的RISC ISA,是一套由RISC-V基金会维护的标准,适用于所有类型的计算系统。开源的RISC-V打破了ARM、x86架构的技术壁垒,便于开发者进行开发,目前国内外都

lijianyi0219的博客 3万+

STM32F103 CAN通信避坑指南:从标准库配置到收发测试的完整流程

本文详细介绍了STM32F103 CAN通信的实现流程,从标准库配置到收发测试,帮助开发者避开常见陷阱。内容涵盖硬件连接、波特率计算、过滤器配置及错误处理等关键环节,提供实用的代码示例和调试技巧,确保CAN通信的稳定性和可靠性。

weixin_30627341的博客 324

简述CISC、RISC、RISC-V、MIPS

参考网站:https://my.oschina.net/u/3374461/blog/1930279 https://qiaodahai.com/cisc-risc-arm-mips.html https://blog.youkuaiyun.com/qq_41394155/article/details/88595775 1 CISC和RISC CISC(Complex Instruction Set Computer),设计思路是用一条指令完成一个复杂的基本功能; RISC(Reduced Instruc.

Ryzen3的博客 1万+

保姆级避坑指南:用Docker在Ubuntu 22.04上部署Isaac Sim 5.1.0,搞定宇树G1仿真环境

本文提供了一份详细的保姆级避坑指南,帮助用户在Ubuntu 22.04上通过Docker部署Isaac Sim 5.1.0,并成功搭建宇树G1仿真环境。文章涵盖了环境准备、Docker与NVIDIA容器工具包的配置、Isaac Sim镜像的定制化拉取与配置,以及宇树G1仿真环境的实战调试,旨在帮助开发者高效解决部署过程中的常见问题。

weixin_33728268的博客 207

电力电子新手必看:COT控制模式的工作原理与典型应用场景解析

本文深入解析了COT控制模式的工作原理及其在电力电子领域的典型应用。COT控制(恒定导通时间控制)通过固定导通时间机制,解决了传统滞环控制的问题,特别适用于需要快速瞬态响应和高效率的应用场景,如CPU/GPU供电和便携设备电源管理。文章详细介绍了COT控制的核心流程、技术特点及设计实践中的关键考量,帮助电力电子新手快速掌握这一技术。

weixin_30745553的博客 522

从零开始写RISC-V处理器

从零开始写RISC-V处理器前言第一次听到RISC-V这个词大概是两年前,当时觉得它也就是和MIPS这些CPU架构没什么区别,因此也就不以为然了。直到去年,RISC-V这个词开始频繁地出...

weixin_42905573的博客 1万+

SpringBoot Redis入门(一)——redis、Lettuce、Redisson使用

Lettuce是SpringBoot自带的Redis客户端,性能比Redis要好, 是线程安全的,支持同步编程,异步编程,响应式编程,自动重新连接,主从模式,集群模块,哨兵模式Redisson 是一个在 Redis 的功能基础上实现的 Java 驻内存数据网格客户端。实现了分布式和可扩展的 Java 数据结构,提供很多分布式相关操作服务,例如分布式锁,分布式集合,可通过 Redis 支持延迟队列。

朗朗的博客 3833

RISC-V与ARM

RISC-V与ARM一级目录二级目录三级目录 一级目录 二级目录 三级目录

IT_Beijing_BIT的博客 3228

【大模型工程局】告别单打独斗:手把手带你构建多智能体系统(MetaGPT 启示录)

想象一下,不再是只有一个全知全能的 AI,而是有一群各有所长、能够独立思考和行动的“智能体”(Agent)。它们生活在一个共同的环境中,可以相互交流、协作完成共同目标,也可能为了有限资源而相互竞争。这就是多智能体系统(MAS)的核心图景。MAS 的关键特征:自治性 (Autonomy):每个智能体都能独立感知环境、做出决策并执行动作,无需外部直接控制。交互性 (Interaction):智能体之间可以通过某种通信机制(显式或隐式)交换信息、协调行为。

高校图书馆高级系统架构师/研究馆员,推动高校AI从概念演示到可评审、可交付、可运维:路线图与立项评审、PoC交付、评测回归与上线运维(Baseline/Eval/Ops)。 1184

ET2012新版免狗免安装绿色软件

ET2012新版免狗免安祖昂绿色软件。,新界面,新视觉,

RISC-V架构能否引领物联网时代?

1、RISC-V架构异军突起 CPU是计算机系统(包含PC、手机与各种智能设备等)的核心,而处理器架构是 CPU 的基石。纵观CPU架构发展历史,技术、生态、产业共同影的一个架构成败。 强如巅峰Intel也能在最初的64位之争中败在IA-64上,弱如Acorn公司(ARM前身)也能赶上嵌入式设备爆发的大潮,依靠低成本、低功耗的技术特点得以生存,最终发展建立起每年出货200多亿片的ARM帝国。 在依靠各大厂商支持的处理器架构之外,还存在一类从学校或者研究机构走出来的学院派开源处理器,它们...

HaaS技术社区的博客 3500

大中型超市收银系统(可直接运行)

光步前台收银系统系统功能:商品销售、商品退货、挂单、收银员权限、会员销售、单品取消、整单取消、商品查询、脱机销售、脱机数据上传,基本资料下载,开钱箱、小票打印、收款结算,支持多币种付款方式(现金、储值卡、礼券、微信等),支持多种促销。运行环境:.net 4.0登陆信息用户名:1001 密码:123456内置商品信息,商品编码可输入00001000 - 00010000,测试效果相关功能键F5 结算 F9挂单 F11商品查询 F8退货 Insert单品取消 Del整单取消 F12开钱箱F2 会员 Ctrl+Z退出系统 Home 锁屏 相关源码待公开

为什么FPGA厂商拥抱RISC-V?不继续发展RISC

Microsemi 于 2017 年开始在其 FPGA 中提供 RISC-V 软核,Lattice 于 2020 年开始提供,英特尔 (Altera) 于 2021 年开始提供,因此 Xilinx 是最后一家这样做的主要供应商(2024年5月30日)。Microsemi 和 Gowin 的 FPGA 中也有 RISC-V 硬核,类似于 Zynq。对于 Microsemi 来说,由五个 64 位 S...

OpenFPGA的博客 2096

efm32 入门.pdf

本PDF共计22页,介绍的是操作驱动API,下载与否自己斟酌。

IEM模型,地表粗糙度模拟

利用微波反演土壤水分时候,利用IEM模型可以实现对随机地表的模拟

终于有人把RISC-V说清楚了

RISC-V最详细解读

边缘计算社区 7246

RISC-V指令系统

一.介绍 指令系统:计算机语言中的单词成为指令,而这个词汇表就是指令系统。 指令集架构(ISA) x86:传统pc市场的主流,善于处理大数据。 ARM:移动端设备(手机)市场,处理快数据为主。 RISC-V:当需要同时兼顾数据传输速度和传输量时,RISC-V更有优势。 更重要的是RISC-V是开源的。 二.计算机硬件的操作 主要包括:算术运算、逻辑运算、数据传输、移位操作、条件分支、无条件跳转。 数据存储模式:大端存储,小端存储。 大端:高...

小张爱学习哦的博客 6979

Risc-V 内核

关于RISC-V在伯克利大学诞生的经历,本节在此不做重复赘述。 因为多年来在CPU领域已经出现过多个免费或开放的架构,很多高校也在科研项目中推出过多种指令集架构。因此,当笔者第一次听说RISC-V之时,以为又是一个玩具,或纯粹学术性质的科研项目而不以为意。 直到笔者亲自通读了一遍RISC-V的架构文档,不禁为其先进的设计理念所折服。同时,RISC-V架构的各种优点也得到了众多专业人士的青睐好评和众多商业公司的相继加盟。并且2016年RISC-V基金会的正式启动在业界引起了不小的影响。如此种种,使得RIS

zhuimeng_ruili的博客 4731

RISC-V 函数调用约定和Stack使用

RISC-V 函数调用约定与Stack使用

m0_53157173的博客 2669
上一篇: 开源已是潮流,开放核心才是关键
下一篇: 树莓派计划上市,估值或超5亿美元;Linus谈桌面Linux糟糕的原因;Julia 1.7发布 | 开源日报
开源头条
博客等级 码龄13年 1475粉丝 226原创
评论 5
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值