FPGA基础知识-锁存器和触发器

锁存器 和 触发器
1、概念
锁存器-latch ：是电平触发的存储单元， 数据存储的动作只取决于 输入信号 的电平值 ，只有当锁存器处于使能 状态， 输出才会随着 输入发生变化；

触发器-Flip flops: 当收到 输入脉冲时，又称为触发。触发器 输出会根据 规则 改变 状态，然后保持这种状态直到 收到 另一个 触发 ；
2. 两者区别
a， latch 同 所有的输入信号相关，当输入信号变化时，latch 就会变化；

   DFF 由 时钟沿触发， 只有当时钟触发时，才会采样当前的输入，产生输出；

   两者都是时序逻辑，都会与 上一时间 的输出相关；

b， latch 是电平触发，非同步控制；

   DFF由时钟沿 触发，同步控制；

c， latch 对电平敏感，受布局影响打，容易产生毛刺；

   DFF不易产生毛刺；

d, 如果使用 门电路 搭建 latch 和 DFF， 则 latch 消耗的门 资源比DFF 要少， 这是latch 优越的 地方；

  但是 latch 会将静态时序分析变得 极为复杂，在大多设计中 都避免产生 latch, 其会让设              计 的时序出现 问题 且 很难排查， 另一个危害是 不能过滤 毛刺，在下一级电路中很危险；

3、代码
请参考上述链接。