【第五章】锁存器和触发器

神威霸王天龙

已于 2023-05-10 15:13:36 修改

阅读量6.7k

点赞数 38

文章标签：考研笔记经验分享课程设计

于 2023-05-10 13:21:35 首次发布

本文链接：https://blog.youkuaiyun.com/qq_62076047/article/details/130102184

版权

本文详细介绍了触发器和锁存器的概念，包括它们的分类、常用类型如SR、D、JK、T触发器的电路结构、逻辑功能和特性方程。重点讨论了触发器的触发方式，如电平触发、脉冲触发和边沿触发，并阐述了不同触发器之间的转换关系。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

【第五章】锁存器和触发器

在学习触发器时候，触发器电路结构和触发方式多种多样，各类触发器的特性表相似又不同。记着记着就乱七八糟啦🥲本文作为触发器复习大纲，缕清各类触发器间错综复杂的关系😍

✨写在前面：
存储单元：只能储存一位数据的电路
寄存器：用于存储一组数据的存储电路
存储器：用于存储大量数据的存储电路
触发器：相较于锁存器，引入触发信号输入端，即引入时钟信号（CLK）
Q :锁存器原来的的状态（原态）
Q*：锁存器新的状态（次态、新态）
“0”状态：Q = 0, Q’ = 1(这里的Q指的是Q输出端)
"1"状态 Q = 1, Q’ = 0

一、触发器的分类

根据电路结构分类：基本SR锁存器、同步SR锁存器、主从触发器、边沿触发器等
根据逻辑功能分类：SR触发器（置0，置1，保持）、D触发器（置0，置1）、JK触发器（置0，置1，保持，翻转计数）、T触发器（保持、翻转）
根据触发方式分类：电平触发、脉冲触发、边沿触发

同一种逻辑功能的触发器可以用不电路结构来实现。用同一种电路结构形式可以做成不同功能的触发器。因此，逻辑功能与电路结构并无固定的对应关系，并且在一定条件下可以相互转换

以下为我绘制的大概思维导图👇
在这里插入图片描述

二、常用触发器

0.基本的基本——SR锁存器

SR锁存器是静态存储单元最基本、电路最简单的一种。其不具有记忆功能
SR锁存器的逻辑功能：存储（保持）、置0、置1
基本SR锁存器：或非门构成的锁存器、与非门构成的锁存器
动作特点：在任何时刻，输入都能直接改变不输出的状态。

0.1或非门构成的SR锁存器

电路结构和逻辑符号：
电路结构与逻辑符号
特性表在这里插入图片描述
或非门构成的锁存器的新态在： 置0和置1方面和SD输入端的状态保持一致 ； SD = RD = 0时，锁存器状态为保持状态； SD = RD = 1时为不定态，该不定态为低电平不定态
*关于不定态

0.2与非门构成的SR锁存器

电路结构和逻辑符号：
在这里插入图片描述
特性表：

与非门构成的锁存器的新态在： 置0和置1方面和RD’输入端的状态保持一致 ； SD’ = RD’ = 1时，锁存器状态为保持状态； SD’ = RD’ = 0时为不定态，该不定态为高电平不定态

1、按结构分类常用触发器

1.1同步SR触发器

电路结构和逻辑符号：
在这里插入图片描述

特性表：
在这里插入图片描述
电路在CLK = 1 时正常工作
其中，当S = 0,R = 0时 —> 保持
当S = 0,R = 1时 —> 置零
当S = 1,R = 0时 —> 置一
当S = 0,R = 0时 —> 高电平不定态，即 当S和R状态不同时，电路的状态与S相同；S = 0且R = 0 时保持（有点像由或非门构成的SR锁存器，但是同步SR触发器为高电平不定态，或非门构成的SR锁存器不定态为低电平不定态）

在某些应用场合，有时需要在时钟CLK到来之前，先为触发器预置状态，故实际的同步SR触发器设置了异步置位端Sp’和异步复位端Rp’，其电路及图形符号如图所示.
在这里插入图片描述
在CLK = 0 时可以通过配置Rp’和Sp’为电路设置初态（具体见下表），不用设置初态时，记得失能Rp’和Sp’（即Rp’ = 1，Sp’ = 1）

1.2D触发器

为了适应单端输入信号的需要，有时将S通过反相器接到R上（这样还可以保证S和R不同时为1），这就构成了电平触发的D触发器。

电路结构：
在这里插入图片描述
逻辑符号：

特性表：

在这里插入图片描述
其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化,即输出与输入状态相同。
补充： 边沿D触发器
逻辑符号：

1.3主从SR触发器

电路结构：
在这里插入图片描述

逻辑符号：
在这里插入图片描述

特性表：
在这里插入图片描述
简略版↓简略版↓简略版↓简略版↓简略版↓

置0和置1方面和S输入端的状态保持一致 ；S = R = 0时为保持状态，S = R =1 时为高电平不定态

注:主从SR触发器克服了同步SR触发器在CLK=1期间多次翻转的问题，但在CLK=1期间，主触发器的输出仍会随输入的变化而变化，且仍在不定态，输入信号仍遵守SR=0。

1.4主从JK触发器

电路结构和逻辑符号：
在这里插入图片描述

特性表：
在这里插入图片描述

动作特点：
1)分两步动作:第一步在CLK=1时，主触发器受输入信号控制，从触发器保持原态;第二步在CLK↓到达后，从触发器按主触发器状态动作,故触发器状态的改变发生在CLK的下降沿。
2)主从JK触发器的主触发器本身就是SR触发器,所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。
置0和置1方面和J输入端的状态保持一致 ；J = K = 0时为保持状态，J = K =1 时为高电平不定态