CrazyUncle的博客

nlint使用笔记nlint注意事项想要知道一些常用操作，或者看到了不懂的地方，第一时间找软件的help，在软件界面左上角或者右上角！！！rule的help是在软件的右上角。比如想知道这个规则具体是什么样子，就找help里面，既有详细的说明，又有可供参考的例子。导入设计之后，应当先点击run->project setting，看一下module top是不是我们希望的顶层。如果不是需要修改，因为nlint只检查顶层及其以下的文件。nlint启动在linux 脚本里面写nLint -g

recovery time和removal timerecovery time和removal time区别于联系recovery time和removal time   同步电路中，输入数据需要与时钟满足setup time和hold time才能进行数据的正常传输，防止亚稳态`。    同理,对一个异步复位寄存器来说，同样异步复位信号同样需要和时钟满足recovery time和remo...

Makefile 语法入门https://blog.youkuaiyun.com/afei__/article/details/82696682Makefile教程（绝对经典，所有问题看这一篇足够了）https://blog.youkuaiyun.com/weixin_38391755/article/details/80380786...

A latch is a binary storage device,composed of two or more gates,with feedback.A flip flop is a clocked binary storage device,that is ,a device that stores either a 0 or a 1.The value will only chan...

http://www.cnblogs.com/dangxia/archive/2012/03/10/2389685.html今天看代码时遇到了integer，只知道这是个整数类型，可详细的内容却一窍不通，查看了资料—《verilog数字VLSI设计教程》。其中是这么写到的：大多数的矢量类型（reg或者net）都被默认当做无符号数。integer和real是个例外，它们被默认为当做有符号数。通常...

标题VCS+Verdi 安装及破解过程（CentOS7)-----FPGA开发转：https://blog.youkuaiyun.com/qq_40829605/article/details/85345795

边沿检测电路小结    所谓边沿检测（又叫沿提取），就是检测输入信号的上升沿和下降沿。在设计数字系统时，边沿检测是一种很重要的思想，实际编程时用的最多的时序电路应该就是边沿检测电路和分频电路了。    那么，边沿检测电路该如何实现呢？    我们知道，在always块的敏感信号列表中可以直接用posedge和negedge来提取上升沿和下降沿，但是如果要在always程序块的内部检测上升沿或...

FPGA第一篇：SRAM工作原理https://www.cnblogs.com/yjbjingcha/p/7323909.html

最近在虚拟机上执行yum命令一直报错：Could not parse metalink https://mirrors.fedoraproject.org/metalink?repo=epel-7&arch=i386 error was No repomd fileError: File /var/cache/yum/i386/6/epel/metalink.xml does n...

本文是第一篇，有空会继续更新。（转载请注明出处！！！）STA分析是基于同步电路设计模型的，在数据输入端，假设外部也是同时钟的寄存器的输出并且经过若干组合逻辑进入本级，而输出也被认为是驱动后一级的同时钟的寄存器。在不设置约束的情况下，纯组合逻辑的输入->输出不得超过一个T，否则也会被认为是Timing violation.Timing pathTiming path就是时间线。Timi...

    clock gating 时钟门控；门控时钟；时脉闸控    power gating 电源门控；功率门控；功率门限    门控时钟（英语：Clockgating），“门控”是指一个时钟信号与另外一个非时钟信号作逻辑输出的时钟。    例如，用一个控制信号 “与” 一个clk，可以控制clk的起作用时间。可以通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的...

    首先声明本文所讲的范围，在这篇文章中，是采用synopsys的设计流程，对数字电路进行功耗分析，生成功耗分析报告的流程。分析的对象是逻辑综合之后布局布线之前的功耗分析，以及布局布线之后的功耗分析。    Synopsys做功耗分析使用到的工具是：Primetime PX, PrimeRail。PTPX可以在逻辑综合之后就进行功耗预估。PrimeTimePX是集成在PrimeTime里面的...