cpu之Instruction_memory

coolsunxu

于 2017-12-18 15:10:04 发布

阅读量1.9k

点赞数

CC 4.0 BY-SA版权

分类专栏： CPU Verilog 文章标签： cpu

本文链接：https://blog.youkuaiyun.com/coolsunxu/article/details/78833285

Verilog 同时被 2 个专栏收录

29 篇文章

订阅专栏

CPU

24 篇文章

订阅专栏

本文介绍了一个使用Verilog HDL实现的指令内存模块。该模块通过输入地址读取指令，并将其输出。内部使用了一个256个元素大小的指令存储器，并在初始化时从名为Instruction的文件加载指令数据。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

module Instruction_memory(
	input wire[31:0] ImemRdAddr,
	output reg[31:0] Instruction
);

reg [31:0] InstMem[0:255];
	initial begin
		$readmemh("Instruction",InstMem);
	end
	
	always @(ImemRdAddr) begin
		 Instruction <= InstMem[ImemRdAddr>>2];
		end
	endmodule