Quartus中Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer联合使用

Quartus工具深度整合：TechnologyMapViewer、ChipPlanner与TimeAnalyzer的协同使用与布局约束详解
原创 于 2021-12-16 19:26:33 发布 · 2.6k 阅读 · 14 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

本文介绍了如何在Quartus设计流程中有效地结合TechnologyMapViewer（Post-Fitting）进行信号分析、ChipPlanner进行模块布局查看，以及TimeAnalyzer追踪时序路径。此外，还详细讲解了如何通过布局约束将逻辑指定到特定的硬件区域。

Quartus中常用工具如下图所示，下面介绍一下如何将Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer结合起来使用，以及如何进行布局约束。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CkG0cyE3-1639653837413)(./pic/1.png)]

Technology Map Viewer(Post-Fitting)

当对代码进行全编译后，可以查看Technology Map Viewer(Post-Fitting)，此时看到图中信号都发生了变化，看这个图有什么用呢？目前我发现有 两个用处：

  • 当需要在Chip Planner中查看某个模块布局时，可以在Technology Map Viewer(Post-Fitting)找到该模块，然后右键进入Chip Planner。
  • 当要查看某条路径时序时，可以先在Technology Map Viewer(Post-Fitting)查看相应模块名称，然后在Time Analyzer中通过名称查找时序路径。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zzCnvpOn-1639653837415)(./pic/2.png)]

Chip Planner

当要查看crc(13)布局时，进行如下操作。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zCfO6ZJG-1639653837415)(./pic/3.png)]

在Chip Planner中显示crc(13)位置。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-NsMEpUqx-1639653837416)(./pic/4.png)]

Time Analyzer

当要查看state.receiving单元时，在Time Analyzer中点击Reprot Path，进入From，在路径中输入state.receiving，左右要加*，如下图所示，会找到state.receiving完整名称。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-QkNUWzvL-1639653837417)(./pic/5.png)]

进入后就可以查看该路径延时。

布局约束

如何将代码中实现的逻辑指定到特定LAB上实现呢？

打开Chip Planner

放大后，LAB如下图所示

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-SAEIQy7P-1639653837418)(./pic/6.png)]

显示模块LAB名称

点击左侧Detailed Toolti

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-oJApNy0t-1639653837419)(./pic/7.png)]

将鼠标放在LAB模块上，会显示该LAB模块名称。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-G1qlGQzP-1639653837419)(./pic/8.png)]

在qsf中加入约束

set_location_assignment MLABCELL_X161_Y39_N54 -to u_XX|a[0]

重新编译，可以看到a[0]通过指定LAB来实现。

公众号 硬码农二毛哥

Altera FPGA Chipplanner 使用
11-01
讲述Altera FPGA chip planner 的用法
Quartus ii 使用教程
04-26
文档包含详细的chip planner 使用教程，以及quartus ii软件的情况。
Quartus ii TimeQuest Timing Analyzer Cookbook 分析
丶许凉辰
08-13 1455
资料来源：Altera官网文档，《Quartus ii TimeQuest Timing Analyzer Cookbook》
在Quartus软件Chip Planner中查看布线延迟
硬码农二毛哥的博客
11-15 2820
​ 在使用Quartus软件时，经常会用到TimeQuest进行时序约束和分析，Chip Planner用的并不多，但Chip Planner对了解FPGA布局布线后的结果非常有帮助，本文介绍在Chip Planner下如何查看布线延迟，通过这个例子可以逐渐熟悉Chip Planner。 ​ 在Chip Planner中查看布线延迟要分三个步骤，建立时序约束、查找时序路径和查看布线延迟。 在TimeQuest中创建时序约束 创建时序约束 创建Timing Netllist 代码综合后选Post
RTLviewer与TechnologyMapViewer的区别？
weixin_34309543的博客
11-08 928
区别： 1、QUARTUS II中往往要查看RTL Viewer，其实RTLview是编译后的结果，显示的图形都是调用标准单元的结果，这是和思维有关联的显示结果，跟工艺库，FPGA类型，都没有关系； 2、Technology Map Viewer是已经映射到FPGA器件的，是在FPGA中的实际连线情况。 3、如果你只是想看下代码的RTL结构师什么样的，就看RTL view，如果想看映射到F...
用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (一)
Oh_my_God_L_C的博客
06-01 2121
一，概述 用Altera的话来讲，timequest timing analyzer是一个功能强大的，ASIC-style的时序分析工具。采用工业标准--SDC（synopsys design contraints）--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。在用户的角度，从我使用TimeQuest的经验看，它与IC设计中经常用到的比如prime time，time craft等STA软件是比较类似的。用过prime time或time craft的朋友是非常容易上手的。 在这一...
quartus时序分析
qq_34849963的博客
05-07 9646
时序分析一定是基于特定器件，这个器件要具体到一定型号的特定速度等级。 时序分析一定是基于逻辑设计经过布局布线后形成的网表。 一、 本次设计讨论基于芯片EP4CGX150FDF31C8最高频率是多少。 二、Timing Analyer报告 clocks：1000Mhz（这个是软件报告设计中的时钟信号的约束频率）：因为用户没有对时序加约束，软件会自动对时钟加入最大的可能约束。 Slow 1200mV ...
Quartus中的这个报错是为什么Final fitting attempt was unsuccessful
最新发布
04-26
好的，我现在需要帮助用户解决Quartus中出现“Final fitting attempt was unsuccessful”错误的问题。首先，我要理解这个错误通常是什么原因引起的。根据之前的引用内容，比如引用[1]和[4]提到许可证不支持设备的...
qartus state machine viewer
12-26
For more detailed analysis, one might also consider combining insights from other tools like Technology Map Viewer (Post-Fitting), Chip Planner, and Time Analyzer as part of comprehensive verification...
QuartusII硬件设计与仿真实用指南
再者是引脚规划器（Pin Planner）和时序约束编辑器（TimeQuest Timing Analyzer）的使用，用于指定 I/O 引脚位置和关键路径延迟要求；最后是编程与配置（Programmer），将生成的 .sof 或 .pof 文件下载至 FPGA/CPLD ...
初学者必备：Quartus-II环境搭建与基础配置全攻略
![专题3-Quartus-II-软件使用入门.ppt]...Quartus-II是Altera公司推出的一款功能强大的FPGA/CPLD设计软件，广泛应用于数字逻辑设计、微处理器设计和嵌入式系统开发等领域。
基于Quartus Prime Std 18.0的FPGA基础开发流程
bt_的博客
11-21 1万+
基于Quartus Prime Std 18.0的FPGA基础开发流程 软件版本 Quartus Prime Standard Edition 18.0 Windows 安装 进入Intel官方网站，打开左上角的产品菜单 选择FPGAs和可编程的设备 选择设计工具和软件 在页面下方选择下载 在下载页面根据器件选择版本，最好选择直接下载 一般情况在“组合文件”中选择Complete Down...
时序分析——查看quartus软件时序报告小总结
XY_Chang的博客
09-18 5159
TTA下的clocks的报告说的是当前工程各个时钟信号的属性。 这些是软件自动分析出来的工程中的一些时钟属性的信号。即有些信号不是预想的时钟信号，而是像时钟一样老是翻转，被认为是时钟的信号。 如果某个被认为是时钟的信号没相关的频率周期定义，软件会自动将其按照1000M的频率来进行分析。 clk信号，Fmax=149.77MHz,指的是当前设计中，由clk信号驱动的寄存器，在clk频率为149.77MHz的时候，刚好还能正常工作。 SDC文件作用：编译器用来优化设计。 create clock（约束）： cr
用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (二)
Oh_my_God_L_C的博客
06-01 2119
四，用TimeQuest对DAC7512控制器进行时序分析     在对某个对象下时序约束的时候，首先要能正确识别它，TimeQuest会对设计中各组成部分根据属性进行归类，我们在下时序约束的时候，可以通过命令查找对应类别的某个对象。      TimeQuest对设计中各组成部分的归类主要有cells，pins，nets和ports几种。寄存器，门电路等为cells；设计的输入输出端口为ports；寄存器，门电路等的输入输出引脚...
Quartus中的时序约束
热门推荐
GG的专栏
03-27 2万+
时序分析基础  时序分析类型 三种路径类型        1.时钟路径        2.数据路径        3.异步路径(这里的异步路径指寄存器的异步控制信号，如复位和置位信号路径)
CIOP*(Chip IO Planner)
qq_34110120的博客
09-29 589
•Check pin sequence file quality: direction, location, Height, IO attribute,…etc. •Extract IO connection of Netlist input. •Pin sequence modification and export completed pin sequence file. •Chip...
Quartus 时序分析流程
luoai_2666的博客
06-27 2727
全编译后（只综合行么？），打开 产生时序网表 产生时钟约束 100M RUN之后，看报告。可以看出，Tsu不满足。 再看哪个路径不满足，from node–to node，差7.175ns 保存当下时序约束文件 修改约束的时钟 100Mto50M open SDC file进行修改，重新Read SDC File 时序报告没有违例 流水线改进 ...
chip planner使用
wangyanchao151的专栏
03-29 3561
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值