Verilog坑很多
今天看到一个以前一直没有想清楚的地方,所以在这里记录一下。
阻塞赋值:
<span style="white-space:pre"> </span>reg f, g;
<span style="font-size: 14.5pt;"><span style="white-space: pre
Verilog坑很多
今天看到一个以前一直没有想清楚的地方,所以在这里记录一下。
阻塞赋值:
<span style="white-space:pre"> </span>reg f, g;
<span style="font-size: 14.5pt;"><span style="white-space: pre