第六章 组合逻辑和时序逻辑的综合

6.1三种模型与三种描述

三种模型：架构级模型，逻辑级模型，物理模型；

三种描述：行为描述，结构描述，物理描述；

ASM 图是逻辑级的行为描述；
逻辑综合是将行为描述转换成结构描述；

6.2 组合逻辑的综合

• UDP 用户自定义原语大多数厂商不可综合；
  当原语可以用单元库中的门替代时，得到的电路是比原电路更为有效的门级实践；
• for 语句是可综合的，综合时将其展平；
• case 和 if 语句的综合，如果条件都是互斥的，综合工具会认为他们具有相等的优先级，并综合成一个多路选择器；若条件不互斥，则第一个语句分支具有最高的优先级，并综合成一个带优先级的结构；
• 在综合时，case 或者if 语句中使用x 的赋值语句将被处理成无关紧要的条件，综合的电路会更简单；
  如果default 下使用z的赋值语句，会综合出三态门，如果使用0/1 的逻辑，则会产生很多额外的逻辑；
  用4‘bx 还是4’bxxxx 的问题，用后者更加保险。
• 用括号来控制操作符分组，目的是尽可能多地共享某一硬件资源；

6.3 带锁存器的时序逻辑综合

• 敏感列表条件缺失时，锁存的是缺失的条件;
• if 条件定义缺失，case 条件缺失，都是保存当前的值，优先综合出锁存器；连续赋值语句assign, 如果出现反馈结构，优先综合出带反馈的多路复用器；
• 可以发现，当生成锁存器时，因为不是同步的，就无法进行STA 分析；使电路可能出现亚稳态；
• 要避免无意的锁存器综合，但有些电路会特意的生成锁存器用于存储值；

6.4 三态门器件的描述方法:用一个具有高阻态的连续赋值语句

assign trigate=(signal)?data:32’bz；