本文介绍了Primetime作为静态时序分析（STA）工具的基本概念和工作流程。STA用于检查电路的建立时间和保持时间是否满足要求，通过分析最大路径延迟和最小路径延迟。文中详细讲解了基本的timing path、celldelay计算、netdelay的处理以及如何设定约束条件。同时，还阐述了基本静态时序分析流程，包括读取设计数据库、约束设置、时序报告的生成，强调了setup和hold的计算。
由于项目中需要我去接手STA方面的知识，因此需要赶紧补一下Primetime的知识，要把握好至少一天一讲的进度，力争一周的时间把STA的基础拿下。
PT是什么
一个timing 分析工具，是静态时序分析的工具。
它提取整个电路的所有时序路径，通过计算信号沿在路径上的延迟找出违背时许约束的错误，主要是检查建立时间和保持时间是否满足要求，而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。
而且无需仿真向量，所以仿真会非常快。
下面将介绍下面三部分
- static Timing Analysis（STA）
- Basic Static Timing Analysis Flow
- Timing Reports
STA
通过打断长长的timing path，将其打断，归类为PT基本的timing path（如上图path x ,path y,path z等等）
每一条path都会被计算以及check是否符合时0序。
详细的STA的三个主要步骤如下所示：
具体的4种 timing path 如下图所示：
如下图所示，cell delay的计算分为两种，
第一种是post-layout，也就是说PD已经完成了布局和绕线，我们可以通过SDF，来获取cell的延迟和net的延迟。
第二种是pre-layo
最低0.47元/天 解锁文章
扫一扫
438
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
