走进Prime Time系列 - PT的Timing exception 03

原创

已于 2022-09-12 21:15:42 修改 · 3.7k 阅读

20 ·

CC 4.0 BY-SA版权

文章标签：

#tessent

于 2022-09-12 12:27:58 首次发布

本文详细介绍了如何使用TimingException进行时序分析，包括set_false_path移除不必要的路径，set_multicycle_path允许超时钟周期路径，set_max_delay和set_min_delay设置最大/小延迟。此外，还讲解了report_exceptions用于验证时序异常，以及reset_path用于清除约束。重点强调了合法的起点和终点选择，以及何时使用set_disable_timing。文章提醒避免过度使用through选项，并给出了设置false_path的例子。最后讨论了multicyclepath的重要性，特别是在处理加法器等无法在一个时钟周期完成的运算时。

本篇文章，介绍的是timing exception

Using Timing Exception

有一些path不存在，也不需要PT去计算，因为我们会告诉工具不要去计算这些path。

关于Timing Exception 主要有以下命令：
set_false_path 移除掉不用PT去分析的path
set_multicycle_path 允许超过一个clock的path
set_max_delay 允许最大delay
set_min_delay 允许最小delay

report_exceptions 验证在design中的任何timing exceptions
reset_path restore default timing constraints on sepcified paths 清除所有的constraint

timing exception place from 和to 在deseign中的timing points
合法的start 点和end 点有：
start点：
输入端口和寄存器的clk pin
end 点：
输出端口和寄存器的data pin
start点和end点同时指定：
clock object（直接指定时钟）

另外还可以指定中间点，通过-through 选项，但是该选项非常浪费PT的计算时间。

在这里插入图片描述
如上图所示，对于第一个Q2_reg[*]/CP 假如说有32个reg，那么就是
Q2_reg[1] 到所有的fan_out、以及Q2_reg[2]到所有的fan_o