Tessent IJTAGug系列 -第一章 IJTAG介绍

原创 已于 2022-06-23 17:08:48 修改 · 1w 阅读 · 77 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#tessent #DFT

于 2022-06-23 14:54:38 首次发布
本文档介绍了Tessent IJTAG工具对IEEE 1687 IJTAG协议的简化理解和应用。Tessent IJTAG由硬件规则、Instrument Connectivity Language (ICL) 和Procedure Description Language (PDL) 三部分组成，用于描述IP核的互联及操作。ICL定义了仪器间的连接，PDL则描述了对这些接口的操作。通过ICL和PDL，可以创建instrument并使用JTAG进行读写操作。博客还提到了一些不被Tessent支持的IEEE IJTAG命令，并展示了Tessent IJTAG的工作流程。

本篇文章是博主阅读tessent IJTAG ug的笔记，如果有理解不正确的地方，还请各位大佬指出。

IJTAG也称之为1687协议，而tessent的IJTAG ug是对IJTAG协议的提炼，因此读者不需要去全部阅读IJTAG的协议，只需要阅读tessent IJTAG ug即可。
Tessent IJTAG主要由三部分组成：
Hardware rule(硬件语言): 包括port的function，timing，connction rules
Instrument Connectivity Language(ICL): 描述了独立的节点，以及部分或者全部网络。从而让你可以进行iwrite或者iread这些pin/register
Procedure Description Language(PDL): pdl描述了对这些pin/register的操作，比如你在core level进行iread/iwrite的动作，只需要吃了这个core-level的pdl，就可以映射到top层。

如下图所示，在block层有对每个core-level的ICL+PDL， 有了ICL+PDL 我们就称之为instrument，也就是说知道这些instance之间的port链接性，也知道了对这些接口的操作（iwrite/iread）。从而在top集成的时候，可以用jtag对这些iwrite/iread进行真正的写入值和观察值。
instrument 是指具有1687 interface的IP都可以称之为instrument，
包括了：BIST controller\TestKompressIP\PLL等
此外，所有1687的标准件，也称之为instrument，比如TDR，SIB，TAP等

在这里插入图片描述
在这里插入图片描述
上面是tessent IJTAG的Flow流程，但IEEE描述的IJTAG，在tessent IJTAG中可能并不一定可以支持，比如有的cmd，当然先知道有这样的局限性即可。

【JTAG】IJTAG vs JTAG vs IEEE1500 ECT
xuhe0206的博客
01-03 3540
本文主要了解IEEE1149.1、IEEE1500 ECT（Embedded Core Test）以及IEEE1687 IJTAG标准的最初开发的目标，将描述每个标准的优缺点以及使用场景。
DFT学习笔记 -ijtag下的mbist电路
热门推荐
tfrofc的博客
09-18 1万+
先简单介绍一下mbist的基本流程，为后面的细节学习做个指导：当测试控制模块接收到开始测试的指令后，首先会切换存储器的输入输出到测试模式（Memory有自己的Test Mode），同时启动硬件向量生成模块开始产生和给出测试激励，同时计算存储器的输出期待值。存储器接收到测试向量之后，会间隔执行写/读/使能的操作，遍历测试所有地址下每个bit单元的写/读功能。最后，通过Q端输出的读取值，会与测试控制模块计算的期待值进行比较，是否正确的结果反馈到测试控制模块。
【DFT】【JTAG & IJTAG】【1】JTAG 基础
最新发布
Tranquil_ovo的博客
10-14 1289
JTAG 基础知识
tessent ijtag 基础介绍
yumingqinglong的博客
08-08 941
本文介绍了西门子Tessentijtag如何支持IEEE1687标准，包括硬件规则管理端口功能、时序和连接，以及通过InstrumentConnectivityLanguage(ICL)描述设备网络结构，和Procedural Description Language(PDL)进行层次化系统集成和自动重定向.3.PDL（Procedural Description Language）——用来描述在给定水平下的器件，同时可以更容易地集成到更高的层次系统中。
tessent ijtag PDL retarget 流程
Oooooooooooooohh的博客
04-30 939
ijtag的PDL retarget 的流程本质就是利用PDL的comman 来实现对iJtag 网络的控制，用来控制TDR和SIB的状态是否开启或者是否需要对相应的模块或mode进行测试，本质是器件编程重新组合或生成（同时也能生成pattern）。主要步骤为：1.启动tessent 2.设置ijtag 状态和系统模式 3.读入icl 和PDL 文件 4.设置系统层级。5.定义时钟 6.设计规则检查 7. 生成pattern 8 .写出PDL 文件和pattern文件。
Tessent_ijtag_ug——第 5 章IJTAG 网络插入 (1)
QRBQ
09-16 570
工具确定哪个元素的布局位置最近，并将其作为下一个节点，直到所有元素都连接到链中。处理结束时，修改后的设计文件将写入输出目录。如果您想进一步编辑设计，自动写入设计文件是一个不必要的且可能耗时的步骤。命令提供了一种方法，告诉工具在写入最终的修改后设计文件之前，先运行您的设计编辑命令。然后，该文件将包含插入的。如果扫描输出引脚的坐标缺失，布局感知连接将使用实例坐标。时，它会将文件写入磁盘上的有组织的目录结构中。文件时，布局感知处理是自动进行的（不需要特殊的命令或开关）。然而，如果需要，您可以对流程进行以下修改。
第一章：Introduction to Tessent IJTAG
weixin_44954910的博客
02-27 4367
ICL和PDL
IJTAG
qq_40178082的博客
12-22 1178
TDI 输入 TDO输出。
tessent ijtag ICL 介绍
Oooooooooooooohh的博客
04-26 1270
注：要注意SIB1和SIB的si和so首尾相连，同时注意TDR 只跟相对应的SIB相连。中间的控制信号csu(capture enable,shift enable,update enable)是TAP 来控制全部 SIB和TDR的信号。2. 建立ICL可以通过tessent 工具中的 extract_icl 或者write_icl 命令来实现。对于Top来说一个完整的ICL 包含SIB，TDR，TAP等器件。注：扫描寄存器的shift顺序是由左到右的，如上例是从R0 到 R0。
嵌入式系统/ARM技术中的IJTAG互操作性可为芯片和电路板工程师创造巨大价值
10-19
IEEE 1687标准(即Internal JTAG，或简称为IJTAG)正在改变企业对互操作性的思维方式。例如，IJTAG互操作性在芯片级和电路板级都极具价值，因为可重复利用嵌入式仪器知识产权(IP)。而且，当芯片级和板级IJTAG工具具有双向或正反互操作性时，流程中的所有工具都会变得比自身更强大。这称之为协同作用的力量。     将板级和芯片级IJTAG工具交互应用到复杂的系统设计意味着借助高级诊断来验证设计，从而使设计师可以快速地在芯片或电路板上找出问题的根源。     IJTAG的仪器网络     IJTAG标准的开发始于数年前，因为工程师需要一种更好的方法来接入、管理和控制嵌入
IJTAG互操作性可为芯片和电路板工程师创造巨大价值
08-11
将板级和芯片级 IJTAG 工具交互应用到复杂的系统设计意味着借助高级诊断来验证设计，从而使设计师可以快速地在芯片或电路板上找出问题的根源。
Tessent TestKompress User's Manual
03-13
Tessent TestKompress User's Manual
tessent scan and ATPG User's Mannual (atpg_gd March 2019 )
04-11
2019 March 最新版,scan atpg文档。描述了scan atpg的操作flow，工具原理
JTAG破解教程
06-30
通过JTAG调试接口，破解JTAG。 详细讲解了JTAG协议
tessent-shell-reference
01-22
《Tessent Shell Reference》手册是由西门子工业软件公司出版的，提供了关于SIEMENS EDATessent Shell软件的参考信息。该手册的软件版本为2021.2，文档修订版本为23。该手册是未公开的工作，版权归属于2021年的...
精选资源
tessent-diagnosis-user.pdf 最新版本
04-24
《Tessent Diagnosis 用户手册》是西门子EDA为用户提供的一份详细指南，专注于软件版本2022.4，文档修订版27。这份手册涵盖了Tessent诊断工具的使用方法，它是西门子工业软件公司及其关联公司（统称“西门子”）或其...
Tessent --- PDL
qiantianyiqian的博客
06-30 2161
当关联的ICL模块是当前ICL顶部模块时，即当它与当前设计匹配时，只能iCall一个iTopProc。但是，可以在iTopProc内调用iCall iProc或iTopProc。为指定后续iProc命令引用的ICL模块，发出这个命令之后，随后定义的iProc都会对应的ICL模块进行定义。为后续iCall调用，当使用iCall命令调用该过程时，参数列表中的变量将被替换为iCall命令中指定的值。在调用iProc时，运行iProc内的命令。PDL是面向工程师的，工程师利用PDL语言，对ICL中的单元进行控制。
tessent ijtag flow
04-02
<think>嗯，用户想了解Tessent IJTAG Flow的使用方法和配置。首先，我需要回忆一下Tessent IJTAG的相关知识。根据提供的引用资料，特别是引用[1]到[5]，里面提到了ICL、PDL、测试流程、工具命令等。 首先，用户可能需要知道整个流程的基本步骤。引用[4]提到了ICL代码的结构，比如定义仪器的输入输出端口，而引用[5]则说明如何生成ICL文件，使用extract_icl或write_icl命令。这部分应该作为流程的第一步，即建立ICL模型。 接下来是PDL的编写，引用[2]提到PDL retarget流程是通过PDL命令控制IJTAG网络，包括TDR和SIB的状态。所以第二步应该是编写PDL来描述测试操作，比如配置扫描链，控制测试模式。 然后是网络集成，引用[3]和[4]提到硬件规则和连接性检查，需要确保各个模块正确连接，符合IEEE 1687标准。这里需要用户运行DRC检查，保证设计的正确性。 接下来是测试向量生成，引用[2]提到生成pattern，这可能涉及工具自动生成测试向量。用户需要配置工具参数，比如时钟频率、测试模式等，然后生成测试文件。 最后是执行和调试，引用[1]提到Tessent IJTAG支持多种测试模式，用户需要运行测试并分析结果，必要时进行调试。优化部分可以引用[1]中的高效测试覆盖和工具更新，建议用户利用最新功能和优化算法。 可能用户还想知道如何开始使用，比如工具的基本命令，或者常见问题。例如，如何生成ICL文件，如何处理DRC错误，如何优化测试覆盖率等。需要确保回答结构清晰，分步骤说明，并引用相关的资料来支持每个步骤的正确性。 还要注意用户的问题是关于usage和configuration，所以需要详细说明配置流程，可能包括命令示例或配置文件的编写。比如引用[5]中的extract_icl命令，可以具体说明如何使用这个命令生成ICL模型。同时，引用[4]中的ICL代码示例，可以展示一个具体的例子，帮助用户理解。 另外，用户可能对PDL的编写不太熟悉，需要解释PDL的作用和基本语法，如如何控制SIB和TDR。引用[2]提到PDL命令用于控制网络，可能需要给出一个简单的PDL代码片段，说明如何切换测试模式或配置扫描链。 最后，相关问题的部分需要考虑用户可能进一步的问题，比如DRC检查失败怎么办，如何优化测试时间，或者如何集成到芯片设计中。这些问题需要基于引用中的信息，如引用[3]的硬件规则，引用[1]的测试算法优化，以及引用[5]的ICL生成方法。</think>### Tessent IJTAG Flow 使用方法与配置指南 Tessent IJTAG 是基于 IEEE 1687 标准的测试与调试解决方案，主要用于集成电路的测试访问架构设计与执行。以下是其核心流程与配置方法： --- #### **1. ICL（Instrument Connectivity Language）建模** - **功能**：定义测试仪器的硬件接口与控制逻辑，包括端口方向（如输入`input`、输出`output`）、语义（如移位使能`se`、测试时钟`tck`）及时序要求[^4]。 - **实现方法**： 使用 Tessent 工具中的 `extract_icl` 或 `write_icl` 命令自动生成 ICL 模型[^5]。 ```tcl # 示例：生成 ICL 模型 extract_icl -design_top <module_name> -output <icl_file> ``` --- #### **2. PDL（Procedural Description Language）编写** - **功能**：描述测试操作流程，通过命令控制 IJTAG 网络中的 SIB（Segment Insertion Bit）和 TDR（Test Data Register）状态，实现测试模式切换与数据重定向[^2]。 - **关键操作**： - 配置扫描链路径（如启用/禁用特定模块的测试访问）。 - 生成测试向量（Pattern）以驱动测试逻辑。 ```pdl // 示例：PDL 控制 SIB 状态 procedure enable_memory_bist { set sib_chain = {sib1, sib2}; shift sib_chain 0x1; // 打开 SIB 链 } ``` --- #### **3. IJTAG 网络集成与验证** - **硬件规则检查**：确保端口连接符合 IEEE 1687 标准，例如扫描输入端口（`si`）必须由其他仪器的扫描输出（`so`）驱动[^3][^4]。 - **流程**： 1. 使用 Tessent 工具进行设计规则检查（DRC）。 2. 验证网络连接性与时序约束。 --- #### **4. 测试向量生成与执行** - **生成测试向量**：通过 PDL 命令自动生成测试 Pattern，用于生产测试或调试[^2]。 - **配置参数**： - 测试时钟频率（`tck` 周期）。 - 扫描链长度与分段策略。 --- #### **5. 调试与优化** - **调试方法**：通过 Tessent 工具的可视化界面追踪信号路径，分析测试覆盖率。 - **优化方向**： - 使用边界扫描（Boundary Scan）减少物理探针依赖[^1]。 - 采用内建自测试（BIST）提高测试效率[^1]。 --- ### 典型应用场景 - **芯片生产测试**：通过边界扫描链检测制造缺陷[^1]。 - **现场调试**：动态配置 IJTAG 网络，定位功能故障[^2]。 ---
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值