- 博客(13)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 【JTAG】为什么jtag update时是下降沿采样？
TMS的状态变化在TCK的下降沿，TAP状态机的变化在TCK的上升沿。data 在capture状态或shift状态时被load到寄存器中时在TCK上升沿采样，而update状态时，update寄存器一般采用下降沿采样，这是为什么？
2023-08-21 18:56:53
1034
原创 【JTAG】SVF向量
SDRSIRTDRTIRPIO：指定一个并行测试向量。一个PIOMAP语句必须在之前定义，在PIO语句中定义的向量字符的数量必须与前面的PIOMAP语句定义的逻辑名的数量相同。参数：一个或多个向量字符的列向集合。每一个字符为一个特殊的测试向量的PIN指定方向与状态。H驱动为逻辑1L驱动为逻辑0Z驱动为高阻态U检测到逻辑1D检测到逻辑0X检测到未知态对于双向通道Z表示无驱动无检测例子：定义在PIO语句中的逻辑列的名称与IO方向。PIOMAP在SVF文件使用PIO语句时必须使用。如果使用了。
2023-08-17 15:17:06
789
原创 【JTAG】STIL格式详解
标准测试接口语言（STIL，Standard Test Interface Language）为测试设备和测试pattern产生工具之间提供一个接口。测试语言描述的定义是：（a）方便测试向量从设计环境到测试环境的传输；（b）定义测试向量到待测芯片的pattern、format和timing信息等；（c）需要支持结构化测试生成的测试向量对应的数据量。
2023-01-13 16:35:45
2836
原创 【JTAG】IJTAG vs JTAG vs IEEE1500 ECT
本文主要了解IEEE1149.1、IEEE1500 ECT（Embedded Core Test）以及IEEE1687 IJTAG标准的最初开发的目标，将描述每个标准的优缺点以及使用场景。
2023-01-03 21:31:40
2913
原创 【JTAG】ICL & PDL详解
ICL：Instrument Connectivity Language；PDL：Procedural Description Language。首先需要思考的是我们为什么需要ICL和PDL。在目前超大规模的集成电路中，测试控制逻辑也异常的复杂，尤其是使用1687协议以后，我们很难通过sysverilog或其他工具直接配置需要控制的信号，都需要大量的人工计算。那这种方式显然是很不友好的，我们希望有工具可以自动去计算并产生相应的配置sequence。
2022-11-25 10:56:08
4115
1
原创 【SV】SystemVerilog系统函数文件读写
在systemverilog验证环境中，可能需要使用读写文本的操作，本文主要介绍sytemverilog中自带的文件处理系统函数。
2022-09-05 21:59:20
8268
原创 【Tools】P4V基础操作
P4V，即Helix可视化客户端。是Helix核心服务器(也称为Helix服务器)的跨平台图形用户界面。可以在Windows、Mac和Linux计算机上使用P4V，并受益于不同平台的相同界面。P4V简单的说就是一个远端服务器提供文件版本控制的功能。实际上和SVN或GIT的功能差不多。P4V主要有可视化操作和Linux操作，本问主要介绍linux下的操作。......
2022-08-31 20:33:19
9358
原创 【JTAG】1687协议详解
1687协议是基于1149.1协议测试访问端口和可能需要的一些信号，开发了一种比1500协议更加灵活的方法。该协议还包括其特征描述语言ICL（Instrument Connectivity Language）和PDL（Procedural Description Language）。ICL用于描述设计中1687的网络结构，PDL是高级语言，用于描述对网络硬件结构的具体操作，目的是方便提供测试向量。那我们为什么需要1687协议呢？.........
2022-08-06 22:56:17
4204
6
原创 【JTAG】1500协议详解
随着集成电路的规模不断扩大，1149.1的板级测试无法满足要求越来越高的芯片测试需求。芯片规模变大后，测试需求不在是一次测试整片芯片，而是芯片分为好几个区域去测试，而1500协议正是对1149.1在该方面的一个补充即1149.1主要测试板级间的互连，而1500用来测试芯片内不同core之间的互连。IEEEStd1500已经为包含不同模块的集成电路(ICs)开发了一种可测试性设计标准方法。............
2022-07-26 17:22:22
5712
原创 【JTAG】1149.6协议详解
JTAG1149.6协议是1149.1协议中Boundary-Scan结构的扩展，1149.1对交流耦合、差分或两者兼有的情况并没有得到充分的处理。该协议支持新的I/O测试结构。需要时变(AC)信号的高级I/O引脚允许测试它们之间的连接，这包括所有差分信号引脚或单端信号引脚，通过设计支持交流耦合。..................
2022-07-21 21:40:23
3365
3
原创 【JTAG】1149.1协议详解
1149.1协议定义了可包含在集成电路中的测试逻辑，以提供标准化的方法，其主要包含以下两点1.测试板级（PCB）或其他基层上的不同芯片间的互联；2.测试芯片内部自身逻辑，可用于控制信号，也可用于观测信号。如下图所示，1149.1测试逻辑主要由边界扫描寄存器（boundary-scanregister，BSR）、其他内建的控制或观测寄存器（TestDataRegister，TDR）组成，并通过测试访问端口（TestAccessPort，TAP）访问。......
2022-07-20 19:46:44
20592
5
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人