Vivado开发工具熟悉之simulation

作为vivado开发流程中必不可少的一部分。simulation是必须写上一笔的。vivado中的simulation和ISE中的区别并不大，其实就工具的使用上也没有什么太多可说的，其实难的地方在于仿真测试程序的设计以及testbench的实现，vivado自带的仿真器不再是isim，试了一些比isim效率确实要高一点，但是还是没有专门的仿真工具modelsim来的快和方便。

要是用vivado自带的仿真器只需要写好testbench，然后点击run simulation即可。对于第三方的仿真器比如modelsim就稍微麻烦一些，因为要编译xilinx自己的元件库，私有ip等等，简单来说就是需要compile simulate library，编译方法和以前ISE不同，在工程下的tcl命令栏中直接编译：

compile_simlib -simulator modelsim -family virtex7 -library all -language all

详细的命令解释和参数可以查询xilinx官方的文档，这里编译速度很快（比ISE快多了），之后就可以在vivado中run simulation自动调用modelsim了（貌似是根据系统环境变量，因为不需要设置modelsim的目录），生成的编译文件可以copy出来，然后修改modelsim默认的ini文件既可以单独用modelsim进行仿真了。