celery1124的专栏

昨天碰巧看了一下求职相关的题目，最开始是看到NVIDIA ASIC design的笔试和面试题目，后来有找了一些公司AMD，华为的ASIC和FPGA的相关题目，发现都有涉及一些小的逻辑算法（虽然本人对这种考察方式并不认同，跟考试没啥区别）。但是想起来自己很久以前在项目中还真遇到过一个小的逻辑算法问题，虽然对整个系统并非关键路径，但是当时仍然精益求精，找到了一个最优的方法去解决。这些东西虽然没什么大

好久不更新这个blog了。。今天接到一个小的任务就是用FPGA测频率，大致需求如下，输入信号为一个方波信号（或者PWM），输入频率范围2MHz-3MHz，频率测量更新时间1ms左右，频率测量误差+-50Hz，用尽量少的资源来实现。这里首先考虑用脉冲计数的方式来进行频率测量，或者频率估计，找了一些资料找到了误差最小的频率测量方式。大致思路如下，首先脉冲计数的频率测量方式核心思想就是用一个高频