celery1124的专栏

这两天基本完成了实验室工程从ISE向vivado的移植，包括了两片FPGA的两个工程，这两个工程还算是比较大的工程，包括了内存，接口，embedded system，算法模块等，在这过程中也很好的熟悉了vivado的开发流程，发现了一些很好用的工具。首先从整体上对vivado这个工具有了更深入的认识，整个可以分为源代码的编辑（包括hdl代码的编辑，IP core的添加），这里有两个独立的工具，

Vivado开发工具的使用之前已经有了比较多的了解，在建立工程图形化界面操作这里已经不存在什么问题，不论是IP核，embedded system（block design），还是添加约束，编译流程，流程已经打通了。但是在实际工程移植过程中，发现Vivado开发中最不一样的地方还是约束这里，这里把约束相关的一些与ISE不同的地方，和Vivado新增加的关于约束的工具总结一下。1，vivado

目前借助实验室的项目对Vivado开发工具进行熟悉，从上次AVNET的会包括最近玩ZYBO板子都了解到，Vivado已经成为潮流，ISE已经被淘汰（14.7 2013年最后更新）。虽然ISE和Vivado开发工具没有本质的不同（都是FPGA开发工具），但是从ISE转向Vivado还是需要一些时间去磨合适应的。毕竟这是一个比较根本上的更新换代。目前来看Vivado开发环境主要的好处有一下几点：

vivado的IP integrator主要功能就是进行embedded system design，这里的embedded system包括硬核和软核。之前远程同步采集系统工程中，AD9361的配置是采用microblaze软核控制，之前根据ADI官网ISE的参考设计进行了裁剪和修改，通过XPS进行开发，将microblaze软核，AD9361底层IP核以及一些通用接口的IP核（SPI,UART

作为vivado开发流程中必不可少的一部分。simulation是必须写上一笔的。vivado中的simulation和ISE中的区别并不大，其实就工具的使用上也没有什么太多可说的，其实难的地方在于仿真测试程序的设计以及testbench的实现，vivado自带的仿真器不再是isim，试了一些比isim效率确实要高一点，但是还是没有专门的仿真工具modelsim来的快和方便。要是用vivado

今天突然想继续写点东西，想起来年前最后一篇blog后还差一块vivado create custom IP基本上就完成了所有关于vivado开发工具的熟悉，有了这些之后基本上可以完整的通过vivado进行开发，包括传统的自顶向下手写HDL代码开发和现在兴起的异构FPGA IP核模块式开发。下面具体描述一下关于create custom IP，这里首先参考一篇别人的bloghttp://www.