38、超紧凑FPGA实现AES算法

超紧凑FPGA实现AES算法

1. 引言

2001年，美国国家标准与技术研究院（NIST）选定Rijndael算法作为新的高级加密标准（AES）。此前，已有众多FPGA和ASIC实现AES的方案被提出并评估，但目前大多数实现方案具有高速度和高成本的特点，仅适用于高端应用。

随着安全电子数据交换需求的日益增长，AES需要扩展到低端客户产品，如个人数字助理（PDA）、无线设备和许多其他嵌入式应用中。为实现这一目标，AES实现方案必须变得非常廉价。大多数低端应用不需要高加密速度，当前无线网络速度最高可达60 Mbps，即使对于这样的低网络速度，实施安全协议也会显著增加对计算能力的要求。例如，以10 Mbps的速度进行AES加密，处理能力要求达到206.3 MIPS，而最先进的手机处理器在133 MHz时能够提供约150 MIPS，在206 MHz时能够提供235 MIPS。

本文旨在在嵌入式应用的性能和成本要求之间架起一座桥梁，开发并评估了一种适用于FPGA设备的低成本AES实现方案，该方案能够支持大多数嵌入式应用。

2. 相关工作

• 早期设计 ：早期的AES设计大多是各种循环展开和流水线架构的直接实现，架构优化数量有限，导致资源利用率低下。例如，AES 8x8 S盒在查找表（LUT）上实现为巨大的表格，留给综合器进行优化。
• 后期FPGA实现 ：后期的FPGA实现展示了对FPGA资源更好的利用，开发了几种使用专用片上存储器实现S盒和T盒的架构。
• 近期研究 ：近期的研究集中