bsbhenry的专栏

当对一个cell进行读操作时，对相应的wordline施加Vread电压，对其他wordline施加Vpass电压，如上图所示。状态为“0”的cell（被program的cell）的Vth均大于0，状态为“1”的cell（被erase的cell）的Vth均小于1，且所有cell的Vth有一个上限，所以对其他cell施加一个能确保导通的Vpass电压，对要读数据的cell加一个电压值在两种状态...

nand flash cell使用一种特殊的场效应管，结构如下图所示。control gate是控制栅极，即一般意义上的栅极；相对于普通场效应管增加了floating gate，即浮栅结构，与外界没有电气连接，被包裹在二氧化硅介质层中，是浮空的。浮栅可以捕捉电子并储存，并且由于没有对外的回路，即使掉电之后，电子也不会流失。而浮栅结构中存储的电子的量，可以改变场效应管的导通电压，即Vth...

DFT : Design For TestabilityTTR :Test Time ReductionKGD:Known Good DieNAND Flash 芯片测试主要是为了筛选（Screen Out）出Flash阵列、译码器、寄存器的失效。测试流程（Test Flow）从wafer level，到single component level、module level，...

Array在String中，cell是串行方式连接的，一般32或64个一组，两端分别通过MSL连接到source line，MDL连接到bit line，并分别由晶体管控制开断。每个string和相邻的string（图中是上下方向）共用bit line。control gate是通过wordlines连接在一起。Page是一个逻辑上的概念，page是由同一根wordline上的cel...

nand flash最基本的操作就是读写擦。读对于处于被擦除状态的cell，Vth都在0V（Vread）以下；而被写之后的cell，Vth则处于0V（Vread）和Vpassr之间。Vpassr在4V以下。根据这样的特性，则可以通过设置偏置电压来使cell处于导通状态。当需要读取一个cell时，在栅极（gate）上需要提供一个Vread电压（0V），在其他的cell上加上一个Vp...