在操作系统中，分页存储管理通过将逻辑地址空间和物理内存划分为固定大小的页面与物理块

最新推荐文章于 2026-01-08 21:57:16 发布

原创最新推荐文章于 2026-01-08 21:57:16 发布 · 1.7k 阅读

CC 4.0 BY-SA版权

文章标签：

101 篇文章

订阅专栏

85 篇文章

订阅专栏

72 篇文章

订阅专栏

在操作系统中，分页存储管理通过将逻辑地址空间和物理内存划分为固定大小的页面与物理块，实现内存的离散分配与高效管理。以下是对你提供内容的系统化总结与解析：

地址长度：32 位
页号（Page Number）：
- 占用高 20 位（第 12~31 位）
- 可表示 $2^{20} = 1,048,576$ 个页（即约 1M 页）
页内偏移（Offset）：
- 占用低 12 位（第 0~11 位）
- 表示每页大小为 $2^{12} = 4096$ 字节 = 4KB

📌 示例：逻辑地址 0x00401234（十六进制）
转换为二进制后取高 20 位为页号，低 12 位为页内地址。
实际计算中可简化为：

页号 = 地址 / 4KB = 0x00401234 >> 12
偏移 = 地址 % 4KB = 0x00401234 & 0xFFF

✅ 举例：
若页号 P=5，查得物理块号 f=10，页内偏移 d=0x234
则物理地址 = 10 × 4096 + 0x234 = 40960 + 564 = 41524

页表寄存器（PTR）：
- 存放当前运行进程页表的起始地址（基址）和页表长度
- 进程切换时由 OS 更新 PTR 内容
地址转换过程由硬件自动完成：
- CPU 的 MMU（内存管理单元）使用页表寄存器中的基址，加上页号作为索引，访问页表获取物理块号
- 然后拼接偏移量生成最终物理地址

⚠️ 性能问题：每次访存需两次内存访问（一次查页表，一次读数据）
✅ 解决方案：引入 快表（TLB, Translation Lookaside Buffer） 缓存常用页表项，提升命中速度

这类机制是现代操作系统实现虚拟内存的基础，支持多任务并发执行、内存隔离与保护。

快表（TLB，Translation Lookaside Buffer） 是一种位于 CPU 中的高速缓存，专门用于缓存页表中的部分映射条目，即“页号 → 物理块号”的映射关系。它是虚拟内存系统中提升地址变换速度的关键硬件机制。

在分页系统中，每次访问内存都需要：

由于页表通常存储在主存中，每一次地址转换都需要至少一次额外的内存访问来查页表，导致每个内存访问至少需要两次访存（查页表 + 实际访问数据），性能下降约50%以上。

✅ TLB 的作用就是避免每次都访问内存中的页表，通过将最近使用的页表项缓存在高速缓冲中，实现快速查找。

逻辑地址
   ↓
[页号] [页内偏移]
   ↓
查 TLB —— 命中？ → 是：直接获取物理块号
             ↓否
         访问内存中的页表 → 获取物理块号，并写入 TLB（替换策略）
             ↓
     生成物理地址 → 访问实际内存