30、高性能微处理器核心与可重构硬件在嵌入式系统中的应用

高性能微处理器核心与可重构硬件在嵌入式系统中的应用

1. 引言

在当今科技领域，小型低功耗处理器核心以及可重构硬件在嵌入式系统中的应用愈发重要。小型处理器软核在低功耗移动应用中需求旺盛，但市场上合适的产品并不多。同时，可重构设备如 FPGA 在自组织嵌入式系统中的应用也为解决复杂问题提供了新途径。本文将介绍 SIRIUS 微处理器核心以及利用可重构硬件优化工作流的相关内容。

2. SIRIUS 微处理器核心

2.1 设计背景

市场上虽然有众多 IP 核供应商，但适合低功耗移动应用、由少量逻辑单元构成且易于编程的小型处理器软核仍较为稀缺。随着可编程架构设备（FPGA）的普及，尤其是低功耗设备的出现，软处理器核心在电池供电设计中的应用将更加广泛。SIRIUS 核心就是在这样的背景下应运而生，它将应用于 ePille® 这一电子控制的可伪装医疗药物输送设备，有望部分取代现有的化学药物释放机制，例如为糖尿病患者非流血式输送胰岛素。

2.2 设计目标

SIRIUS 核心（Small Imprint RISC for Ubiquitous Systems 的缩写）的性能介于 ATMEL AVR、TI MSP 430、PicoBlaze 等架构与 ARM 7/9 等 32 位架构之间。其设计目标包括：
- 采用 16 位外部数据总线的 Load - Store 架构。
- 平均性能达到 0.8 MIPS/MHz。
- 具备 16 位/32 位内部总线结构，32 位 ALU 和 16x16 乘法器。
- 拥有 16 个正交寄存器，其中 12 个 16 位，4 个 32 位，16 位通用