14、先进CMOS器件失效分析技术解析

先进CMOS器件失效分析技术解析

在当今高速发展的半导体领域，CMOS器件的失效分析对于提高生产良率和产品可靠性至关重要。随着器件尺寸不断缩小和互连层增加，新的失效机制不断涌现，传统的失效分析技术面临挑战。本文将详细介绍两种创新的失效分析技术：光诱导状态转换（LIST）方法和用于解决亚微米CMOS器件硅位错问题的一系列技术。

光诱导状态转换（LIST）方法

• 背景与问题提出 ：CMOS逻辑LSI的失效分析对维持和提高生产良率至关重要。随着LSI制造技术的快速发展，准确定位CMOS逻辑LSI中的故障位置变得困难。目前，常用的失效分析技术如光发射分析（EM）、液晶技术（LCT）等在检测开路模式故障方面有效，EM和LCT也可用于检测短路模式故障。然而，在待机状态下，相同信号电平之间的短路故障（如“H”-“H”短路和“L”-“L”短路）难以用传统技术检测，因为这些短路不会产生泄漏电流。
• LIST方法基本原理
  • 短路情况分析 ：以两级CMOS反相器为例，当输出INV2短路到VDD时，如果输入INVI为“L”电平，输出INV2也为“L”电平，此时“L”电平信号线与VDD短路，会产生高泄漏电流，可通过EM或LCT观察到故障点。但如果输入INVI为“H”电平，输出INV2也为“H”电平，“H”电平信号线与VDD短路时，由于VDD与“H”电平信号线之间没有电位差，不会观察到泄漏电流，传统技术难以定位故障电路。
  • 激光照射作用 ：当用激光束照射INVI中p-FET漏极结时，会产生电子 - 空穴对。光诱导电子通过n阱区域流向VDD，光诱导空穴通过处于“ON”状态的n-FET流向GND。这会使INVI的输出电位略高于无激光束照射时，导致n-FET从完全“OFF”转变为不完全“OFF”，p-FET从完全“ON”转变为不完全“ON”。从而将完全“H”电平信号与VDD之间的短路故障转换为略低“H”电平信号与VDD之间的短路故障，引起逻辑状态的轻微转变，进而导致电源电流（IDD）的变化，该变化可作为OBIC图像获取。
• 实验验证
  • 实验设置 ：通过FIB诱导钨沉积制备了两个包含准故障的CMOS反相器链（CMOS 0.8μm），一个准故障是将输出信号连接到VDD，另一个是短路到GND。使用OBIC系统JEOL JDLM6602E观察IDD电流的OBIC信号。
  • 实验结果 ：在VDD = 5 V时无法获得OBIC图像，但在VDD = 0.6 V（略高于阈值电压）时可以观察到。OBIC图像中白色对比度图像对应故障反相器前一个反相器的p-FET漏极区域，证实了LIST方法的有效性。
  • 关键发现 ：研究发现最佳VDD略高于阈值电压。激光照射可视为连接到n-FET漏极的恒流源。当VDD = 5 V时，输出电位太小，无法改变故障CMOS栅极的输入栅极电压；而当VDD略高于阈值电压时，输出电位会升高，从而获得清晰的OBIC图像。此外，故障电路位于白色对比度栅极旁边。
• 应用结果 ：在0.8μm CMOS逻辑LSI的短路故障分析中，该故障被LSI测试仪检测为功能故障，EM和LCT未观察到光发射或热点。LIST图像显示在与非门电路的n-FET的n+漏极区域有白色对比度区域。根据验证实验结果，推测故障可能是“L”-GND短路或下一个反相器输出信号的“L”-“L”短路。通过电子束测试仪测量待机状态下故障信号的逻辑状态，发现两个输入均为“L”，输出为“L”，由于“L”-GND短路，EM和LCT无法检测到故障，只有LIST方法能够检测到。

实验条件	VDD -“H”短路	GND -“L”短路
VDD = 5 V	X	X
VDD = VTH + a	O（p-FET 漏极）	O（n-FET 漏极）

graph LR
    A[激光照射p - FET漏极结] --> B[产生电子 - 空穴对]
    B --> C[电子流向VDD，空穴流向GND]
    C --> D[INVI输出电位变化]
    D --> E[n - FET和p - FET状态转变]
    E --> F[逻辑状态转变]
    F --> G[电源电流IDD变化]
    G --> H[获取OBIC图像]

亚微米CMOS器件硅位错问题的失效分析

• 问题背景 ：随着器件互连层增加和晶体管关键尺寸减小到亚微米以下，以满足更高速度和更高封装密度的需求，新的微妙失效机制不断出现。硅位错是一种新的失效机制，首次在亚微米多层CMOS器件中被发现，它导致了系统性的良率问题，即“中心GFA晶圆”功能故障问题。
• 故障隔离过程
  • Shmoo特性分析 ：对这些功能故障进行Shmoo特性分析，结果表明它们在低Vee、高频和高温条件下最容易失效。测试仪电气特性分析证实这些故障是阵列故障，其列固定为零。
  • 电子束探测 ：使用电子束探测进一步缩小问题范围，发现问题集中在共享一个公共多路复用器的四条位线上。电子束结果表明，阵列存储单元之一的位线（漏极）与地（源极）之间可能存在电流泄漏。但由于这些位线长度约为2000μm，传统电子束探测技术无法精确确定故障位置。而且该阵列被两层无孔金属平面覆盖，传统的缺陷定位技术（如正面发射显微镜和液晶热点检测技术）无效。
  • 背面发射显微镜 ：尝试使用背面发射显微镜，通过机械抛光和化学蚀刻相结合的方法，将故障样品的硅厚度成功减薄到约150μm，同时保持功能正常。使用IR激光扫描显微镜从芯片背面成像故障位置，在故障位线处检测到发射，但由于IR波长较长以及芯片产生的热量与入射IR激光之间的干扰，空间分辨率约为15μm。
  • 正面FIB编辑 ：基于15μm的缺陷位置空间分辨率，对同一故障样品进行正面FIB编辑，在两层金属平面上切割出20×20μm的区域，暴露下面的层。再次采用正面发射显微镜方法，将故障位置缩小到2μm×2μm的区域。
  • FIB充电方法 ：在进行背面和正面发射显微镜技术的同时，还尝试了FIB充电方法。首先将故障样品抛光到字线层，然后使用FIB将字线与其驱动器隔离。如果栅极（字线）与源极（Vss）或栅极与漏极（位线）之间不存在泄漏路径，字线将处于浮动状态，图像对比度较低；反之则较高。实验后发现，在几种情况下存在栅极到漏极的短路。
• 物理失效分析 ：在确定了精确的故障位置（分辨率为2μm×2μm）后，使用氢氟酸将故障样品物理剥离到硅层，并使用Wright Jenkin配方进行装饰性蚀刻。观察到一个非常小的位错（宽约0.05μm，长约0.5μm）跨越源极（Vss）和漏极（位线）。使用轻敲模式AFM进行高精度测量，表明该位错深度为30nm。平面TEM分析也得到了类似结果，此外，一些位错在栅极区域（字线）停止，导致局部栅极氧化物击穿，从而引起栅极到漏极或栅极到源极短路。
• 缺陷模拟与建模 ：提出一个简单的晶体管模型来解释硅位错的影响。在存储晶体管单元的栅极和漏极之间放置几种电阻组合，以模拟硅位错引起的泄漏。计算机模拟表明，当插入小于100Kohm的电阻时，该模型能够重现观察到的功能故障特征，并且故障与Vcc有关，在低Vcc和高温条件下最容易发生，与实际功能故障情况一致。
• 工艺改进 ：基于失效分析和多次实验设计，成功将硅位错的根本原因追溯到沟槽填充之前的N2预处理工艺步骤。通过调整该工艺步骤，发现故障率显著降低。

graph LR
    A[功能故障] --> B[Shmoo特性分析]
    B --> C[电子束探测]
    C --> D[背面发射显微镜]
    D --> E[正面FIB编辑]
    E --> F[FIB充电方法]
    F --> G[物理失效分析]
    G --> H[缺陷模拟与建模]
    H --> I[工艺改进]

综上所述，这两种创新的失效分析技术为解决CMOS器件中的复杂故障提供了有效的手段。LIST方法能够快速定位传统技术难以检测的相同信号电平之间的短路故障，而用于解决硅位错问题的一系列技术展示了如何通过多种技术的综合应用来精确定位和解决新出现的失效机制。随着半导体技术的不断发展，持续开发更创新的失效分析技术对于维持高生产良率和短生产周期至关重要。

先进CMOS器件失效分析技术解析

失效分析技术对比与优势总结

为了更清晰地了解LIST方法和解决硅位错问题的一系列技术的特点和优势，下面对它们进行对比总结。

技术名称	适用故障类型	检测原理	优势	局限性
LIST方法	待机状态下相同信号电平之间的短路故障（如“H”-“H”短路和“L”-“L”短路）	通过激光束照射产生光诱导载流子，改变CMOS LSI内部逻辑状态，引起电源电流变化，获取OBIC图像	能够快速定位传统技术难以检测的短路故障，操作相对简单	对VDD电压有要求，需略高于阈值电压
解决硅位错问题的技术	亚微米CMOS器件硅位错导致的功能故障	综合运用Shmoo特性分析、电子束探测、背面发射显微镜、正面FIB编辑、FIB充电方法、物理失效分析、缺陷模拟与建模等多种技术	能够精确定位和解决新出现的失效机制，通过多种技术互补提高检测精度	技术复杂，需要多种设备和专业知识，检测周期较长

从这个表格可以看出，不同的失效分析技术适用于不同类型的故障，在实际应用中需要根据具体情况选择合适的技术。

graph LR
    A[失效类型] --> B[选择分析技术]
    B --> C{是否为相同信号电平短路}
    C -->|是| D[LIST方法]
    C -->|否| E[解决硅位错问题的技术]
    D --> F[检测故障位置]
    E --> G[多技术综合检测]
    F --> H[解决故障]
    G --> H

实际应用中的注意事项

在实际应用这些失效分析技术时，需要注意以下几点：
1. LIST方法应用注意事项
- VDD电压设置 ：根据实验结果，最佳VDD略高于阈值电压。在进行LIST方法检测时，需要准确设置VDD电压，以获得清晰的OBIC图像。
- 激光照射位置 ：激光束应准确照射到p-FET漏极结，以确保产生有效的电子 - 空穴对，从而实现逻辑状态的转变。
- 设备校准 ：使用OBIC系统时，需要对设备进行校准，确保测量结果的准确性。
2. 解决硅位错问题技术应用注意事项
- 样品制备 ：在进行背面发射显微镜和FIB充电方法等实验时，样品制备非常关键。需要准确控制机械抛光和化学蚀刻的参数，以确保样品的功能正常且达到合适的厚度。
- 多技术结合 ：这些技术是相互关联和互补的，需要综合运用才能精确定位故障。在实际操作中，需要按照合理的顺序进行各项检测，避免遗漏重要信息。
- 数据分析 ：对于实验结果，需要进行准确的数据分析和判断。例如，在FIB充电方法中，需要正确解读图像对比度的变化，以确定是否存在泄漏路径。

未来发展趋势

随着半导体技术的不断发展，CMOS器件的尺寸将继续缩小，互连层将进一步增加，新的失效机制将不断涌现。因此，失效分析技术也需要不断创新和发展。未来可能的发展趋势包括：
1. 更高分辨率的检测技术 ：为了满足对更小尺寸故障的检测需求，需要开发具有更高空间分辨率的检测技术，如更高精度的显微镜和探测设备。
2. 智能化分析系统 ：利用人工智能和机器学习技术，开发智能化的失效分析系统，能够自动分析实验数据，快速准确地定位故障，并提供解决方案。
3. 多物理场耦合分析 ：考虑到CMOS器件在实际工作中受到多种物理场的影响，未来的失效分析技术可能会结合电、热、力等多物理场进行耦合分析，以更全面地了解故障机制。

结论

在当今半导体行业，CMOS器件的失效分析是提高生产良率和产品可靠性的关键环节。本文介绍的光诱导状态转换（LIST）方法和用于解决亚微米CMOS器件硅位错问题的一系列技术，为解决复杂的失效问题提供了有效的手段。通过对这些技术的原理、实验验证、应用结果以及未来发展趋势的分析，我们可以看到，失效分析技术在不断发展和创新，以适应半导体技术的快速变化。在实际应用中，我们需要根据具体的失效类型选择合适的技术，并注意实验操作中的各项细节，以提高检测的准确性和效率。同时，我们也期待未来能够出现更多更先进的失效分析技术，为半导体行业的发展提供有力支持。

总之，失效分析技术的不断进步将有助于我们更好地理解和解决CMOS器件中的各种故障，推动半导体技术向更高性能、更高可靠性的方向发展。

graph LR
    A[半导体技术发展] --> B[新失效机制出现]
    B --> C[失效分析技术创新]
    C --> D[更高分辨率技术]
    C --> E[智能化分析系统]
    C --> F[多物理场耦合分析]
    D --> G[解决新故障]
    E --> G
    F --> G
    G --> H[推动半导体发展]