Augusdi的专栏

芯片是中国科技行业目前最被卡脖子的一个环节，而EDA是芯片设计的必备工具，国际上主要被Synopsys、Cadence和Mentor Graphics占据着95%的市场，高端复杂的芯片设计更是依赖这三个巨头，最新数据显示，他们的人员总数是国内全部EDA从业人员的一百倍，那么中国的EDA方面存在哪些问题呢，是单纯的技术，还是人才，又或者两者都缺？人才与技术窘况EDA一直牵动着国内芯片行业的心，2020年第23届中国集成电路制造年会上，公布了国内十大EDA软件公司及人员规模排行榜，如下：数据来源

来源: 半导体行业观察来源：内容由半导体行业观察（ID：icbank）原创，作者：黄乐天，谢谢。《大风歌》汉.刘邦大风起兮云飞扬威加海内兮归故乡安得猛士兮守四方前言随着中美竞争的急速加剧，半导体/集成电路领域成为了双方竞争的主战场。而在这主战场中，“战火”逐步在向设备、EDA软件和材料三个最为焦灼的“阵地”集中。由于目前各大自媒体和行业媒体对于这三个细分行业讨论较多，其中有不少精彩而不失真知灼见的作品。但是其中的谬误也比较多，尤其是一些非专业出身的作者往往从网上一些公开信息出发来

IC，你应该知道的半导体科普知识尺寸缩小有其物理限制不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。（Source：www.slideshare.net）更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面..

《自己动手写cpu》读书笔记 本文来自《自己动手写cpu》一书的总结。原来自己看过原作者的《步步惊芯--软核处理器分析》以及其他关于or1200的书。本次粗略浏览了该书，就某些感兴趣的部分详细分析，并总结成此文。关于5级流水的架构，可以自己去参考《计算机接口》一书。本文重点不在此。1、如何从rom里面取地址简化版的最基本的sopc的框图如下：module openmips( input wire clk, i...

IC设计流程与使用工具介绍《ic设计流程与使用工具介绍》 我认为IC设计流程按照功能和应用场合不同大致可以划分为三个部分进行介绍，分别是数字IC、模拟IC和FPGA。这三者之间既有相同点又有相异点。在进行设计时，所使用的软件工具也有相同和不同的。1).数字Asic设计流程前端到后端使用工具a.通用型数字Asic（从上到下） 在验证算法时一般使用C语言或者verilog来对系统算法进行建模，使用行为级描述来对算法功能的正确与否进行仿真。一般比较常用的方法是使用...

模拟IC流片经验分享 模拟IC设计，在国内兴起的比较晚，目前成熟的很少，大家所作的芯片基本都是在仿TI、Maxim、LT等国际大厂的产品，做到Pin to Pin，Specification也是基本相同，一句话，就是替换原则。由于国内IC设计公司基本没有自己的工艺厂，用的比较多的就是tsmc，chartered，还有比较便宜的csmc，所以在抄美国和台湾的芯片的时候大部分是只能抄个形似，而无法抄到神似的地步，因为一些特殊的电路，需要特殊的器件结构和掺杂浓度，而改变这一条件对与小的公司来说，...

SoC知识及选型经验分享1.什么是SoC？　　在嵌入式产品领域，SoC是这么个意思：一般说来， SoC（System on Chip的缩写），称为芯片级系统，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。　　在工作中，狭义上来说，SoC指SoC芯片，指芯片内部集成了丰富硬件接口的嵌入式芯片。我们就拿32bit的芯片开刀，因为我也没有接触过64bit的嵌入式处理器，其他8bit、16bit的处理器已经算是单片机范畴，就不细说了。　　2.S

芯片设计流程本文转自：http://www.eetop.cn/blog/html/30/1638430-2316722.htmlhttps://blog.youkuaiyun.com/kaopuguyue110/article/details/80181806?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-2.control&depth_1-utm_source=distribute.pc

说说芯片设计这点事 芯片设计这个行当 ,从大的方面讲,主要分模拟和数字两大块, 而每大块又分前端和后端, 我想大部分同学对这个肯定是非常清楚的, 下面就数字电路聊聊芯片设计的一些事情,就是芯片设计有哪些活做, 这并不是全面完整的系统介绍，只是个人的了解和总结， 希望抛砖引玉，也许不全面, 不正确, 欢迎同学们指正和补充 说到数字芯片,不能不说FPGA, 这种是可编程的数字电路, 用法原理也不说了, 数字电路设计的目标,就是把这些功能,做成我们自己专用的ASIC/SOC, ...

引言经过对OpenRISC近一年的分析与研究，在此过程中我们了解了计算机体系结构设计相关的主要概念，重要的技术，和基本思想。我觉的，现在我们有必要练练手了。本小节，我们将设计一个简单的cpu，包括ISA的设计，模块的划分，RTL实现，编写asm汇编程序，用modelsim进行仿真，以及用quartusII的综合。1，计算器与计算机我认为，在EDVAC计算机之前的计算机，都可认为是计算器...

在上一篇博文CPU的设计与实现(1)--方案设计中，较为详细地讲解了我将要设计实现的Gater8这个基于自制CPU的自制计算机的设计方案。这是本系列第二篇博文，我将详细分析具体设计完成的Gater8的数字逻辑电路。最初计划本系列博文的第二篇应该是打算用各种纯二进制门（与门、非门、或门等）设计数字电路，然后在第三篇博文再讲本文的内容。这样安排是想让即使没有数字电路基础的读者也能顺利无障碍的...

一、动机我的动机很简单，因为自己从小对电子设备工作原理的兴趣，以及动手实现自己的计算机的愿望，促使我想做这个项目。另外，由于最近大半年在加拿大这边大学里给本科生指导Digital System Architecture相关的实验课，有了更多的自己探索和研究这方面的机会和资料，在业余时间里尝试现实这个目标并已在模拟软件里实现了该计算机原型。二、目标从这篇文章开始，我想分享我设计与实现一个CPU，以及...

数字电路的设计验证设计验证一般有下列四个部分：(a) RTL仿真(RTL simulation)：发生在RTL设计完成之后，主要是检查这个设计的功能是否符合预期，因此也被称为功能仿真(functional simulation)，或是行为仿真(behavioral simulation).。所有综合等等后续动作，必须在这一步骤完成后，才能继续下去。在这一个阶段的仿真，是没有时序（timin...

SpyGlass工具介绍Spyglass工具有五大模块： lint, CDC(多时钟域检查), LP（低功耗)，Constraint(约束)，DFT(可测试性)。一，在RTL层面上预估芯片性能，从而引导设计人员开发出更加优化的RTL代码SpyGlass平台针对Verilog和VHDL用先进的静态和动态分析来检查和诊断设计中可能存在的潜在问题，然后用其分析和追踪引擎来追踪问题的根源，最...

SOC芯片的FPGA原型验证FPGA验证在SOC设计非常重要，一般而言，做一些RAM和FIFO的替换以及相应代码转换。具体分下面几步：1 替换RAM，FIFO和时钟RAM和FIFO控制器需要RAM的接口都放在了设计顶层，方便RAM做BIST。采用generate 做RAM的例化，提供代码的可读性。2适当做一些外围接口3 用synplify综合对于RAM 采用stub综合，编...

SDF文件的用途标准延迟格式（英语：Standard Delay Format, SDF）是电气电子工程师学会关于集成电路设计中时序描述的标准表达格式。在整个设计流程中，标准延迟格式有着重要的应用，例如静态时序分析和后仿真。SDF在设计中的作用：SDF in the design processBack-Annotation of Timing Data for Design Anal...

Gate level Simulation(门级仿真)1 什么是后仿真？后仿真也成为时序仿真，门级仿真，在芯片布局布线后将时序文件SDF反标到网标文件上，针对带有时序信息的网标仿真称为后仿真。2 后仿真是用来干嘛的？检查电路中的timing violation和 test fail，一般都是已知的问题。一般后仿真花销2周左右的时间。网标仿真的目的是检查RTL仿真和综合后的...

让你彻底理解：静态时序分析估计面试的时候都会让大家解释一下建立时间和保持时间，几乎所有人都能背出来。建立时间（setup time）：时钟的有效沿到来之前数据必须提前稳定的时间。保持时间（hold time）：时钟有效沿到来之后数据必须继续保持稳定的时间。正在上传…重新上传取消我们知道，整个ASIC设计流程主要两个目的：功能和性能。 除了要保证设计的功能，另外一个就是要保证性能。性能通...

PrimeTime 时序分析流程和方法PrimeTime是Synopsys的一个单点的全芯片、门级静态时序分析器。它能分析大规模、同步、数字ASICS的时序。PrimeTime工作在设计的门级层次，并且和Synopsys其它工具整合得很紧密。基本特点和功能：时序检查方面：建立和保持时序的检查（Setup and hold checks）重新覆盖和去除检查（Recovery ...

数字后端流程1. 数据准备。对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（Design Exc...

1.使用语言：VHDL/verilog HDL2.各阶段典型软件介绍：输入工具： Summit Summit 公司仿真工具： VCS, VSS Synopsys 公司综合器： DesignCompile, BC Compile Synopsys 公司布局布线工具: Dracula, Diva Cadence 公司静态时序分析: Prime Time Synopsys 公司测...

直接说正题，帮助一下刚刚入门的朋友们，也算是学习IC设计的一个总结吧。 一、首先要知道自己在干什么？ 数字电路(fpga/asic)设计就是逻辑电路的实现，这样子说太窄了，因为asic还有不少是模拟的，呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉)，或者硬件描述语言(Verilog/VHDL)来实现，或许...

电压比较器,电压比较器原理电压比较器的基本功能是能对两个输入电压的大小进行比较，判断出其中哪一个比较大。比较的结果用输出电压的高和低来表示。电压比较器可以采用专用的集成比较器，也可以采用运算放大器组成。由集成运算放大器组成的比较器，其输出电平在最大输出电压的正极限值和负极限值之间摆动，当要和数字电路相连接时，必须增添附加电路，对它的输出电压采取箝位措施，使它的高低输出电平，满足数字电路逻辑电平...

早期电子系统硬件设计采用分立元件，随着集成电路的出现和应用，人们选用功能固定的标准集成电路（例如各种逻辑门，编码器，译码器，触发器，和计数器等）构成硬件系统，后来，又以微处理器为核心构成系统，现在则广泛采用专用集成电路（ASIC）来构成系统，一个复杂的数字系统只要一片或则是几片ASIC即可实现。 制作ASIC的方法大致分为两种，一种是掩膜处理方法（掩膜处理是IC的一种制...

IC设计流程今天彻底无语了，一个学弟问我，从Schematic到GDSⅡ的流程是什么，我竟然答之，仿真、综合、布局布线……事后，觉得不太对，查了一下资料，那里是不太对啊，简直是一点都不对，暴寒啊，也许是自己真是好久没做IC方面的东西了。一般的IC设计流程可以分为两大类：全定制和半定制，这里我换一种方式来说明。　　　　1.1从RTL到GDSⅡ的设计流程：...

【转】NMOS和PMOSNMOS和PMOS(2011-02-10 16:16:25)转载▼标签： nmos pmos 开关 驱动 杂谈 分类：电路基础 在实际项目中，我们基本都用增强型mos管，分为N沟道和P沟道两种。我们常用的是NMOS，因为其导通电阻小，且容易制...

数字IC设计经典书籍学习数字IC设计一段时间，总结一下自己学习期间遇到的比较好的书籍，希望能给大家一个指导和借鉴，同时也希望大家相互学习交流。1《Verilog HDL高级数字设计》 中文版和原著。这本书本人以为是讲Verilog方面的最好的一本书，看完此书后，相信大家的code水平会有很大提高。书中例子及其丰富，涵盖了RISC、UART、异步FIFO、数字信号处理、乘法...

单口RAM、伪双口RAM、双口RAM与FIFO的区别 FPGA设计中，常用到的数据缓存IP有FIFO和RAM，其中RAM又分单口RAM、伪双口RAM、双口RAM。 单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FIFO读写可同时进行，可以看作是双口。 双口RAM分伪双口RAM（Xil...

IC设计工程师发展方向探究大家有没有想过，假设十年为一个阶段，当自己30岁、40岁、50岁、60岁的时候，自己会在哪里生活，北京、上海、深圳？又会是在从事什么样的工作？IC设计大体可以分为三个方向，RFIC，analog IC，digital IC，依此展开------------------------------------------------------------------...

芯片设计流程概述芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。1. 规格制定芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。2. 详细设计Fabless根据客户提出的规格要求，拿出设计解决方...

转存失败重新上传取消 Oas2Ascii is a light weight utility that reads an OASIS file sequentially and translates it's contents one record at a time into ascii text. The most likely use for this utility is a...

OwlVision GDSII Viewer- GDSII FilesGDSII files Inverter XOR gate Example Layouts for Boolean Operations Image of Layout ASCII GDSII 转存失败重新上传取消...

Look Inside GDSIIIn an attempt to address that helpless feeling that comes when a GDSII file will sometimes not work,a simple CPP program has been written to be able to look inside and experiment w...

说说芯片设计这点事 芯片设计这个行当 ,从大的方面讲,主要分模拟和数字两大块, 而每大块又分前端和后端, 我想大部分同学对这个肯定是非常清楚的, 下面就数字电路聊聊芯片设计的一些事情,就是芯片设计有哪些活做, 这并不是全面完整的系统介绍，只是个人的了解和总结， 希望抛砖引玉，也许不全面, 不正确, 欢迎同学们指正和补充 说到数字芯片,不能不说FPGA, 这种是可编程的数字电路, ...

Chapter 1oasis文件简介oasis是用来表示光刻版图的一种文件格式，上面记录了光刻图案。作为gdsii文件的替代格式，和gdsii类似是一种流格式的文件。一般性的介绍可以google到。这里就不再累述。这篇文档，是对参考文献【1】的注释和部分翻译。第一为了方便阅读，对文献【1】中的一些概念和例子进行了解读说明；第二对文献【1】中容易忽略和混淆的地方进行了强调，对没有明确的但可以...

Chapter 1oasis文件简介oasis是用来表示光刻版图的一种文件格式，上面记录了光刻图案。作为gdsii文件的替代格式，和gdsii类似是一种流格式的文件。一般性的介绍可以google到。这里就不再累述。这篇文档，是对参考文献【1】的注释和部分翻译。第一为了方便阅读，对文献【1】中的一些概念和例子进行了解读说明；第二对文献【1】中容易忽略和混淆的地方进行了强调，对没有明确的但可以...

GDSII format INDEX introduction bachus nauer forms GDSII BNF Record header Data types record types overview record types description example fileexample 正在上传…重新上传取消text...

B.2 Calma GDS II stream format (GDSII)This description of GDS II format is taken from Appendix C ofComputer Aids for VLSI Designby Steven M. Rubin[204].In the design of integrated circuits, the...

IC知识大杂烩之什么是sign-offSignoff是IC设计中的一个重要的概念，他指的是成功完成IC设计的所有检查的一个标志。在ASCI设计中，有以下两次sign-off。1. 前仿真（功能仿真）在设计的电路进入布局布线前应检查其功能是否符合设计要求，这一仿真验证称之为第一次sign-off。2.后仿真（时序仿真）设计经过布局布线之后，使用EDA工具进行寄生参数提取，形成精确的pos...

Design Complier基本知识问答1.1 什么是DC? DC(Design Compiler)是Synopsys公司的logical synthesis工具，它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式，如HDL、Schematics、Netlist等，并能生成多种性能 report，...