hdlbits_Lemmings2

最新推荐文章于 2024-03-27 12:20:43 发布

德华的神兜兜

最新推荐文章于 2024-03-27 12:20:43 发布

阅读量354

点赞数

CC 4.0 BY-SA版权

分类专栏： verilog

本文链接：https://blog.youkuaiyun.com/anbncn1234/article/details/106211605

verilog 专栏收录该内容

44 篇文章

订阅专栏

本文深入探讨了使用Verilog设计的状态机模块，该模块通过处理输入信号如时钟、复位、碰撞检测和地面接触，来决定角色的行走方向和反应。文章详细解释了状态机的四种状态：向左走(WL)、向右走(WR)、左侧惊叹(AH_L)和右侧惊叹(AH_R)，并展示了如何通过状态转移逻辑实现角色行为的动态调整。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    output walk_left,
    output walk_right,
    output aaah ); 
	
    parameter WL=0,WR=1,AH_L=2,AH_R=3;
    reg [1:0] state,next;
    
    always @ (*)
        begin
            case(state)
                WL: if (~ground) next = AH_L;
                else if (bump_left) next = WR;
                else next = WL;
                WR:if (~ground) next = AH_R;
                else if (bump_right) next = WL;
                else next = WR;
                AH_L: next = (ground)?WL:AH_L;
                AH_R: next = (ground)?WR:AH_R;
            endcase
        end
    
    always @(posedge clk, posedge areset)
        begin
            if (areset)
                state <= WL;
            else
                state <= next;
        end
    
    assign walk_left = (state == WL);
    assign walk_right = (state == WR);
    assign aaah = (state == AH_R) | (state == AH_L);
endmodule