23、数字逻辑电路中的触发器与移位寄存器应用

数字逻辑电路中的触发器与移位寄存器应用

1. 触发器基础

1.1 基本触发器

基本触发器的真值表与以往不同，存在两行输入相同（S = 0 和 R = 0）但输出不同的情况，这是因为输出依赖于先前状态。当置位和复位都为高电平时，输出是无效的，因为 Q 及其反相输出相同，在使用触发器时应避免这种状态。

1.2 SR 触发器

基本触发器提供了 SR 触发器所需的置位和复位功能。大多数电路中使用的触发器还具备确定数据何时存储的能力，这可以通过添加使能信号（由逻辑电平触发）或时钟信号（由边沿触发）来实现，确保触发器仅在准备好时改变状态。

例如，在纹波加法器中，输出可能会根据输入改变，但由于进位尚未传播完成，输出可能不正确。此时，使能或时钟信号应在加法器完成计算后触发。

SR 触发器的电路符号有三种，分别基于不同类型的使能或时钟信号：
- 左侧符号基于使能输入，只有当使能（E）为高电平时，触发器状态才能改变。若使能信号永久置高，则其操作与基本触发器相同。
- 互补输出 Q’ 通常在图中用 Q 上加一条线表示，在文本中有时用 Q’ 替代。输入上加线通常表示该输入基于低电平使能。
- 其他符号用箭头表示边沿触发时钟信号，默认是正边沿触发（时钟从低到高变化），圆圈表示负边沿触发（时钟从高到低变化）。

需要注意的是，RS 触发器在正常操作中与 SR 触发器相同，但在置位和复位都为高电平时表现不同。SR 触发器中置位优先，RS 触发器中复位优先。

1.3 D 触发器

当有单独的置位和复位信号时，SR 触发器很有用。但通常只有一个基于前级逻辑电