9、自旋晶体管技术在自旋电子学/CMOS混合逻辑电路与系统中的应用

自旋晶体管技术在自旋电子学/CMOS混合逻辑电路与系统中的应用

1. 背景与功耗问题

在高度集成的CMOS逻辑电路和系统，如微处理器和片上系统（SoC）中，功耗一直是一个关键问题，它限制了设备的性能和集成度。CMOS逻辑电路的功耗主要分为动态功耗和静态功耗。动态功耗是由于逻辑操作时电流通过CMOS逻辑门产生的；而静态功耗则是由CMOS门在待机模式下的泄漏电流引起的。尽管单个晶体管的泄漏电流相对于导通电流来说极小，但由于大规模集成和器件尺寸缩小，静态功耗给CMOS逻辑电路带来了严重问题。

普通的功率门控（PG）架构基于多阈值电压CMOS（MTCMOS）技术，能有效降低静态功耗。在这种架构中，芯片上的逻辑电路被划分为多个功率域，通过睡眠晶体管（功率开关）与电源线和/或地线电气隔离。在待机模式下，这些功率域可以关闭，从而显著降低静态功耗。然而，实现PG系统的关键是备份功率域中的逻辑信息。传统的触发器（FF）和静态随机存取存储器（SRAM）在关闭时会丢失逻辑数据，因此为实现PG系统开发了多种架构，但这些架构存在一些缺点，如静态功耗降低有限、需要额外的互连用于数据传输、数据传输需要额外的时间和功率、备份设备占用过多面积以及由于双电源轨导致的布局和控制复杂度增加等。

为克服这些问题，非易失性功率门控（NVPG）架构被提出。NVPG架构使用非易失性FF（NV - FF）和非易失性SRAM（NV - SRAM）构建微处理器和SoC的存储系统，能够实现具有优化细粒度的理想功率门控架构，这是普通CMOS技术难以实现的。

2. NVPG架构与非易失性双稳态电路

NVPG架构可以通过非易失性分层存储系统来构建，只需将普通分层存储系统中的部分SRAM和FF电路分