17、Cortex-M7 处理器缓存与功能特性详解

Cortex-M7 处理器缓存与功能特性详解

1. 缓存结构优化

为减少缓存抖动的影响，缓存被组织成一组称为“路（ways）”的并行页面，而非一个连续的内存块。指令缓存采用 2 路设置，数据缓存采用 4 路设置。这样，缓存内存以每个缓存路为粒度映射到系统中，为给定的内存位置创建了多个可映射的并行位置，降低了缓存抖动的概率，提高了缓存内存的使用效率。

2. 指令缓存

指令缓存由 CMSIS - Core 规范提供的一组小函数控制，具体函数如下表所示：
| CMSIS I - Cache 管理函数 | 描述 |
| — | — |
| void SCB_EnableICache(void) | 启用指令缓存 |
| void SCB_DisableICache(void) | 禁用指令缓存 |
| void SCB_InvalidateICache(void) | 使指令缓存内容无效 |

复位后，两个缓存都被禁用。要正确启动指令缓存，必须先使缓存内容无效，然后再启用它。启用后，它会自我管理，在大多数应用中，应用代码无需进一步干预。

下面是启用指令缓存的代码示例：

__STATIC_INLINE void SCB_EnableICache (void)
{
#if (__ICACHE_PRESENT == 1U)
    __DSB();
    __ISB();
    SCB->ICIALLU = 0UL; /* inval