NVB Homework搭建流程

NVB Homework搭建流程

我（chatgpt）重新构建了一下两个makefile，操作起来会稍微方便一点

目录结构

chisel代码在第一个，放一起

FPGA“烧录”在第二个

第三个一般用不到

写一个作业

1、chisel部分

在njuDUT.scala中编写DUT，记得在下面生成verilog的代码里把DUT名字改成新的

在这个根目录开一个终端，运行“make”，会生成verilog文件，并复制一份到“toNVBoard/vsrc”文件夹里

编写testbench后，运行“make test”，会进行chiseltest并生成波形文件(没生成的话make clean一下)，如果要打开，运行“make open-wave”（这个记得在makefile顶端把波形文件名改对）

2、NVBoard部分

在“toNVBoard/constr/top.nxdc”进行引脚绑定

在此根目录开终端，“make”，会自动编译生成可执行文件“toNVBoard/build/top”

译生成可执行文件“toNVBoard/build/top”

“make run”，打开可执行文件，会弹出FPGA界面，可进行操作