如何在vscode上配合modelsim写VHDL代码

最新推荐文章于 2025-06-21 15:04:32 发布
最新推荐文章于 2025-06-21 15:04:32 发布
阅读量6.3k 收藏 30
点赞数 2
CC 4.0 BY-SA版权
文章标签： visual studio code vhdl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Yetjj/article/details/117457896
本文介绍了如何在Visual Studio Code (VSCode) 上配置ModelSim，使其成为默认的VHDL代码编辑器。通过修改ModelSim设置，将模型仿真器与VSCode集成，实现代码的便捷编写。同时，文章提到了添加ModelSim编译器到系统环境变量的步骤，并推荐安装TerosHDL扩展，以获得语法高亮、自动补全和错误检查等功能。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

前言

最近刚刚开始学习vhdl，外教使用的是modelsim和notepad++的组合，可惜博主用的是vscode，于是尝试探索如何在vscode上写vhdl文件。发现配置相关资料很少，尝试缝合了两篇文章才得以成功，希望其他人少走弯路

配置modelsim

目的是把modelsim的默认编辑器切换为vscode

在modelsim-transcript中输入

proc external_editor {filename linenumber} { exec "D:\\vscode\\Code.exe" -g $filename:$linenumber}

注意这里的路径要用\\分割，而非win系统常用的\

然后输入

set PrefSource(altEditor) external_editor

显示如上结果表示设置成功

配置成功后modelsim中的代码文件将会默认由第三方编辑器打开

设置编译器

需要把modelsim中的vlog文件夹加入系统的环境变量中以便编辑器随时调用

设置如图即可

文件名随安装的软件版本而不同，作者安装的是64位的版本，于是就是win64

扩展安装和配置

在商店中下载TerosHDL

最低0.47元/天 解锁文章

200万优质内容无限畅学
Yetjj
关注
VS Code 检测 VHDL语法错误【命令行启动】
adolphwang_909086的博客
01-17 461
最近在用vhdl，不想每次通过vivado或者quartus检查语法错误，想搞个像verilog的自动语法检测，折腾了两三天，最终还是没行；退而求其次，命令行检查语法错误也行，分享给大家~
VHDL编码风格
SAScaptain的博客
06-06 647
VHDL编码风格 本编码风格基本基于VHDL-2008和Verilog编码风格指南，并结合多年设计经验的总结 A.1基本原则 知道状态在哪里 设计中的状态的每一位都应该被明确声明。在此风格中，所有状态都要明确是在触发器或者寄存器组件中，所有其他部分是纯组合逻辑。当在“if rising\edge（clk）then”声明中写入时序语句时，在一个进程内采用这一原则可以避免很多问题。当不是所有信号的所有...
FPGA/HDL 人员开发利器-TerosHDL（开源 IDE）
HackEle的博客
09-30 2335
HDL 人员开发利器-TerosHDL（开源 IDE）https://terostechnology.github.io/terosHDLdoc/about/about.htmlTerosHDL是啥TerosHDL 的目标是为 HDL 开发人员提供一个开源 IDE，该 IDE 具有软件开发人员常用的功能。IDE 包含一堆工具，其中最重要的是VSCode 插件。一些工具是由Teros Technol...
vscode-terosHDL:VHDL和VerilogSV IDE
05-12
指数 代码段和语法 Beta Verilog / SV原理图查看器 项目经理（目前仅支持VUnit 未来的工作 类似项目 1.简介 我们的理念是：思考硬件，开发硬件，利用软件工具。 TerosHDL的目标是使FPGA开发更容易，更可靠。 它是一个功能强大的开源IDE。 请访问文档网站以获取完整的IDE描述：（ https://terostechnology.github.io/terosHDLdoc/ ） 2.谢谢 Verilog HDL / SystemVerilog（ https://marketplace.visualstudio.com/items?itemName=mshr-h.VerilogHDL ） VUnit（ https://vunit.github.io/ ） VSG（ https://github.com/jeremiah-c-leary/vhdl-st
Verilog-HDL-Format：提升 Verilog、VHDL、systemverilog 代码质量的 VSCode 插件
最新发布
QQ1391074994的博客
06-21 934
# ✨ Verilog-HDL-Format：提升 Verilog、VHDL、systemverilog 代码质量的 VSCode 插件 ## 🌟 前言 欢迎使用 **verilog-hdl-format** 插件！这款强大的 VSCode 插件旨在帮助你提高 Verilog HDL 代码的编写效率和代码质量。它提供了代码格式化、文件树浏览、一键例化等一系列实用功能，让你的 Verilog 开发更加高效便捷。 📢 **您的反馈至关重要！** 如果你有任何建议或在使用过程中遇到问题，请随时通过以下方式与
vscode在VHDL上的配置指南-语法检查器(xvlog)
zaza_lua的博客
12-07 9757
最近开始学习vhdl, 发现vscode上关于Verilog的插件很多, 但是VHDL的却很少, 尤其是引入外部语法检查的插件很难找, 之前找到vhdl-linter, 但是不知道为什么没有效果. 最近又发现了一个,虽然一开始也不能用, 但是开发者维护的挺勤的, 反馈了一下很快就修复了,所以来分享一下. 1. 首先在扩展商店上搜索TerosHDL, 安装 2. 找到vivado的语法检查器, xvlog的位置(找的是xvlog.bat, 不是exe格式). 复制好目录. 3. 在插件设置..
vscode搭建Verilog HDL开发环境
热门推荐
详解FPGA及硬件电路开发
11-27 2万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
Vscode + modelsim 环境搭建
☯
12-09 1万+
Vscode + modelsim 环境搭建1.Vscode配置2.Modelsim语法检查器集成2.1 Modelsim-Atera配置2.2 Modelsim配置3.自动例化生成 1.Vscode配置 首先在vscode中安装支持Verilog的插件： 在vscode的Extension 中搜索verilog，安装如下图所示的插件； 该插件支持以下文件的语法高亮，并且支持部分自动补全输入； Verilog-HDL； SystemVerilog； Bluespec SystemVerilog； Viva
vscode vhdl
07-27
- *1* *2* [如何在vscode上配合modelsim写VHDL代码](https://blog.youkuaiyun.com/Yetjj/article/details/117457896)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
【VSCode与ModelSim整合】：FPGA代码验证的终极解决方案
![FPGA Verilog 在 VSCode 中的使用]... VSCode与ModelSim整合概述 在数字逻辑设计和硬件描述语言（HDL）编程中，集成开发环境（IDE）的选择至关重要。随着技术的不断进步，越来越多的开发者开始青
【FPGA功耗优化】：VSCode中的Verilog代码优化与实践技巧
[【FPGA功耗优化】：VSCode中的Verilog代码优化与实践技巧](https://img-blog.csdnimg.cn/img_convert/b111b02c2bac6554e8f57536c89f3c05.png) 参考资源链接：[VScode与Modelsim集成：Verilog语法检测与编译教程]...
verilog VSCODE
03-19
### 配置或使用 VSCode 中的 Verilog 支持 要在 Visual Studio Code (VSCode) 中设置或使用 Verilog 的...推荐尝试利用 ModelSim/QuestaSim 等成熟解决方案配合 Task Runner 插件执行自动化脚本任务[^7]。 --- ###
搭配modelsim使用的程序编译软件vscode
qq_46744717的博客
12-24 757
VScode使用教程
Vscode配置Verilog开发环境（二）
详解FPGA及硬件电路开发
06-24 3444
本文分享了如何使用VSCode内置代码片段功能替代插件，并通过自定义模板提高编码效率。还提到了代码风格对齐的重要性，以及如何通过列选操作简化模块例化过程。
【系统管理】利用脚本操作VHD以及VBOX虚拟机
raylinn的博客
06-17 387
做系统管理时，常常需要为网内的机器制作一些Image，利用VHD和VBOX，可以很方便地在Windows系统上快速安装操作系统。 用diskpart来操作VHD,进入diskpart之后： [code] 1. 创建VHD create vdisk file= type=fixed maximum= 2. 挂载VHD select vdisk file= attach vdisk ...
XILINX ISE文本编辑器更换为VS code
qq_41090341的博客
08-07 1190
XILINX ISE文本编辑器更换为VS code官方文档设置命令行启动VS code安装插件 官方文档 二话不说，先上官方文档，官文至大：） 什么？你问我在哪里找到的官方文档？ 答曰：ISE菜单栏找到Edit—Preferences，打开一个独立的对话框；对话框左侧树状列表ISE General—Editors—右下角一排的help。 设置命令行启动 根据官方文档介绍，选择Editor选择...
Vivado与Quartus使用Vscode做编辑器码代码
Alonger1988的博客
10-21 6807
目录 1． Vivado使用Vscode作为文本编辑器的配置过程 2． Quartus使用Vscode作为文本编辑器的配置过程 3． Vscode自动检查Verilog/VHDL语法错误的配置过程 4． 自动生成Testbench 5． Vscode码FPGA代码常用插件 1． Vivado使用Vscode作为文本编辑器的配置过程 打开Vivado 再Tool菜单中，打开Settings 输入： C:/……/Microsoft VS Code/Code.exe
vscode搭建HDL自动化开发环境
m0_46570640的博客
09-23 1726
使用vscode搭建HDL的代码开发环境，以及说明一些基本的脚本自动化接口，用于实现更高的开发效率
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值