计算机组成原理期末模拟自测题（二）

以下为一套计组期末考试模拟题，题目来源为网络，和我校的期末考试无关，具体答案请询问AI或查阅网络，考试具体情况已学校出题为准，本人概不负责。

一、简答题（30分）

1.（4分）简述水平型微指令和垂直型微指令的特点。

2.（6分）某加法器进位链小组信号为 C4C3C2C1，低位来的进位信号为 C0，请分别 按下述两种方式写出 C4C3C2C1 的逻辑表达式：

① 串行进位方式

② 并行进位方式

3.（4分）指令格式结构如下所示，试分析指令格式及寻址方式特点。

4.（8分）某机的指令格式如下所示

X 为寻址特征位：X=00：直接寻址；X=01：用变址寄存器 RX1寻址；X=10： 用变址寄存器 RX2寻址；X=11：相对寻址设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H 代表十六进制数），请确

定下列指令中的有效地址：

①4420H ②2244H ③1322H ④3521H

5.（8分）参见图 1，这是一个二维中断系统，请问：

① 在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。

② 若 CPU 现执行设备 C 的中断服务程序，IM2，IM1，IM0的状态是什么？如果 CPU 执行设备 H 的中断服务程序，IM2，IM1，IM0的状态又是什么？

③ 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？

④ 若设备 C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？

二、计算题（40分，每个8分）

1.已知 x=-0.01111，y=+0.11001,求：

① [x]补，[-x]补，[y]补，[-y]补；

② x+y,x-y,判断加减运算是否溢出。

2.设两个浮点数 N1=2j1×S1,N2=2j2×S2，其中阶码 3 位（移码），尾数 4 位，数符 1 位。设：

j1=(-10)2,S1=(+0.1001)2

j2=(+10)2,S2=(+0.1011)2

求：N1×N2，写出运算步骤及结果，积的尾数占 4 位，按原码阵列乘法器计算步骤求尾数之积。

3.如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为 100ns。

⑴请分别画出指令顺序执行和流水执行方式的时空图。

⑵计算两种情况下执行 n=1000 条指令所需的时间。

⑶流水方式比顺序方式执行指令的速度提高了几倍？

4.设存储器容量为 64M 字，字长为 64 位，模块数 m=8，分别用顺序和交叉方式进行组织。存储周期 T=100ns，数据总线宽度为 64 位，总线传送周期t=50ns。

求：顺序存储器和交叉存储器的带宽各是多少？

5.CPU 执行一段程序时，cache 完成存取的次数为 2420 次，主存完成的次数为 80 次，已知 cache 存储周期为 40ns，主存存储周期为 200ns，求： cache/主存系统的效率和平均访问时间；cache命中率。

三、综合设计题 （30分，每个10分）

CPU 的数据通路如图 1 所示。运算器中 R0～R3为通用寄存器，DR 为数据 缓冲寄存器，PSW 为状态字寄存器。D-cache 为数据存储器，I-cache 为指令存 储器，PC 为程序计数器（具有加 1 功能），IR 为指令寄存器。单线箭头信号均 为微操作控制信号（电位或脉冲），如 LR0表示读出R0寄存器，SR0表示写入 R0 寄存器

（1）机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器 R0 中。请画出该取数指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号。（一个 CPU 周期有 T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

（2）机器指令“STO R1,(R2)”实现的功能是：将寄存器 R1 中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号。（一个 CPU 周期含 T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

（3）机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容 2008送到程序计数器 PC，下一条指令将从指存 2008 号单元读出执行。JMP 是无条件转移指令。画出 JMP 指令周期流程图，并在 CPU 周期外标出所需的微操作控制信号。（一个 CPU 周期含 T1～T4四个时钟信号，打入寄存器信号必须注明时钟序号）

四、备用题（0分）

某计算机有下图所示的功能部件，其中 M 为主存，指令和数据均存放在其中，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R0～R3 为通用寄存器，IR 为指令寄存器，PC 为程序计数器（具有自动加 1 功能），C、D 为暂存寄存器，ALU 为算术逻辑单元，移位器可左移、右移、直通传送。

⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。

⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将 R1 中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至 R1中。

⑶若另外增加一个指令存储器，修改数据通路，画出⑵的指令周期流程图。