计算机组成原理期末模拟自测题（一）

以下为一套计组期末考试模拟题，题目来源为网络，和我校的期末考试无关，具体答案请询问AI或查阅网络，考试具体情况已学校出题为准，本人概不负责。

一、简答题（30分，每个6分）

1.CPU 中有哪几类主要寄存器，用一句话回答其功能。

2.设有一个具有20位地址和32位字长的存储器，问：该存储器能存储多少字节的信息；如果存储器由512K*8位的SRAM芯片构成，需要多少片？（也可以给出一张图，然后让你判断这个存储器的存储容量和字长）

3.假设主存容量16M*32位，cache容量64K*32位，主存和cache之间以每块4*32位大小传送数据，请画出主存地址格式。

4.判断以下三组指令中各存在哪种类型的数据相关？

⑴I1 LDA R1,A ;M(A)→R1,M(A)是存储器单元

 

I2 ADD R2,R1 ;(R2)+(R1)→R2

⑵

I3 ADD R3,R4 ;(R3)+(R4)→R3

I4 MUL R4,R5 ;(R4)×(R5)→R4

⑶

I5 LDA R6,B ;M(B)→R6,M(B)是存储器单元

I6 MUL R6,R7 ;(R6)×(R7)→R

5.一种二进制 RS 型 32 位的指令结构如下：

其中 OP 为操作码字段，X 为寻址模式字段，D 为偏移量字段，其寻址模式定义为有效地址 E 算法及说明列表如下：

请写出 6 种寻址方式的名称。

 

二、计算题（50分，每个10分）

1.设 x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。

2.有两个浮点数 N1=2j1×S1,N2=2j2×S2，其中阶码用 4 位移码、尾数用 8 位原码表示（含 1 位符号位）。设 j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求 N1+N2，写出运算步骤及结果。

3.某计算机系统的内存储器又 cache 和主存构成，cache 的存储周期为30ns，主存的存取周期为 150ns。已知在一段给定的时间内，CPU 共访问内存 5000次，其中 400 次访问主存。问：

① cache 的命中率是多少？

② CPU 访问内存的平均时间是多少纳秒？

③ cache-主存系统的效率是多少？

4.指令流水线有取指（IF）、译码（ID）、执行（EX）、写回寄存器堆（WB）四个过程段，共有 12 条指令连续输入此流水线。要求：

① 画出流水处理的时空图，假设时钟周期 100ns。

② 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

③ 求流水 CPU 的加速比。

5.磁盘采用DMA方式与主机交换信息，传输速率为2MB/S，且DMA预处理需1000个时钟周期，DMA传送完后处理中断需要500个时钟周期。如果平均传输的数据长度为4KB，磁盘工作时50MHz的处理器需用多少时间比率进行DMA辅助操作？

 

三、综合设计题（20分）

图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器（具有自增功能），M 为主存（受 R/W#信号控制），AR 为地址寄存器，DR为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi表示 y 寄存器的输入控制信号，R1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。

① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入 PC 中。并在流程图每一个 CPU 周期右边列出相应的微操作控制信号序列。

② 若将（取指周期）缩短为一个 CPU 周期，请先画出修改数据通路，然后画出指令周期流程图。