allegro中Autosilk top, Silkscreen top 和Assembly top三个什么区别

Cadence Allegro 常用类与子类详细说明 阅读详情

Autosilk top, Silkscreen top 和Assembly top

Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕竟最后出丝印的时候,都需要调整位置。我一般直接用Silkscreen top。

Silkscreen top:建库的时候,ref des放置的层,及PCB生产时,刷到板卡上的字符、器件外框或者公司LOGO等放置的层。我出gerber,一般直接出这一层。

Assembly top:安装丝印层。因为有些公司需要出安装图,有些为了手工焊接,喜欢把字符丝印放置在器件内部,比如电阻位号,喜欢把它的丝印放置在电阻符号外框的中间位置。比如说电阻值等,想打印出来放置在安装图纸的电阻相应位置。这时我们才会用到安装丝印层。平时可以不用,或者平时只用Silkscreen top。
所以这三个丝印层各有各的作用。总体来说,cadence软件定义的这些层使用很灵活,每个人用法可能稍微有差异,都是没关系的,只要实现你的使用目的即可。

Cadence PCB层的概念 Slikscreen_Top :顶层丝印层 Assemly_Top :装配层,就是元器件含铜部分的实际大小,用来产生元器件的装配图。我自己感觉这一层如果对于贴片的元器件,如电容,就是两个贴片铜片的实际大小,而place_bound_top层是整个贴片元器件的实际大小,这一点很多人都没真正搞懂!也可以使用此层进行布局; Soldermask_Top: 顶层阻焊层 负片输出 ... 阅读详情

相关推荐

[原创]Cadence软件使用记录8_Allegro绘制PCB菜鸟初成

先对前述文章做个补充: 有的接插件是有机械孔的,这个mechanical hole有讲究,字不重要看图: 需要指明每一层的连接几何尺寸,17.2最高支持32层VIA,所以要问,我就画四层板,中间不应该是两层么,你整这么多层?没问题!用不上的层,自动忽略了。 七拼八凑学来的,也算菜鸟初成,哈哈 零零散散的要点: 当发现元件封装画错了怎么办? 打开元件封装,重画。然后 选择你想要的更新的元...

江东风又起 5151

Allegro中Autosilk top, Silkscreen top 和Assembly top三个区别

Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕竟最后出丝印的时候,都需要调整位置。我一般直接用Silkscreen top。 Silkscreen top:建库的时候,ref des放置的层,及PCB生产时,刷到板卡上的字符、器件外框或者公司LOGO等放置的层。我出

lxm920714的专栏 3722

Allegro PCB设计:Class与Subclass核心概念与实战应用详解

在PCB设计领域,数据分层管理是连接设计意图与物理制造的关键桥梁。其核心原理在于通过分层体系,将电气连接、物理封装、制造要求等不同维度的信息进行结构化组织,从而实现从设计到生产的精准数据传递。这项技术的核心价值在于提升设计规范性、避免生产错误,并确保设计意图的完整实现。在Cadence Allegro等主流EDA工具中,Class(类)与Subclass(子类)正是这一分层理念的具体体现,它们广泛应用于封装创建、布局布线、设计规则检查(DRC)以及最终的生产文件(Gerber)输出等全流程。理解Packag

weixin_30386713的博客 418

Allegro中place bound,assembly top,silkscreen的区别

silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。 assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size); place_bound_top:是元器件封装实际大小,

小丁BLOG 8107

Cadence布局布线实战:从元件库到Gerber输出的完整避坑指南

在电子设计自动化(EDA)领域,原理图设计与PCB布局布线是硬件开发的核心环节,直接影响电路的功能、性能和可靠性。其基本原理是将逻辑电路转化为物理版图,通过约束规则确保信号完整性与电源完整性。这项技术的核心价值在于实现从概念到可制造产品的精准转换,是FPGA外围电路、电源管理芯片、智能硬件主板等各类电子产品开发的基石。本文聚焦于Cadence工具链的实战应用,深入剖析元件库创建、封装设计、约束管理、铺铜操作等关键步骤中的常见陷阱与解决方案,旨在帮助工程师高效构建设计基石,规避如网表导入失败、封装不匹配、Ge

weixin_30460489的博客 465

手把手教你用支付宝密钥工具生成RSA2密钥对(含Windows/Mac操作截图)

本文详细介绍了如何使用支付宝密钥工具生成RSA2密钥对,包括Windows和Mac平台的操作步骤与截图。从工具下载、安装到密钥生成、配置支付宝平台,再到开发环境集成实战,手把手教你完成支付宝支付接口对接。特别强调密钥安全管理和最佳实践,帮助开发者避免常见安全隐患。

mongodb5scout的博客 257

Allegro中Autosilk top, Silkscreen top 和Assembly top三个什么区别

https://www.cnblogs.com/kongqiweiliang/p/3279732.html Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕...

Jessica的博客 6636

告别裸机:在FreeRTOS上为STM32移植SOEM 1.4.0的完整指南

本文详细介绍了在FreeRTOS环境下为STM32H7系列芯片移植SOEM 1.4.0的完整指南,涵盖环境准备、任务架构设计、OSAL层适配及网络驱动优化等关键步骤。通过EtherCAT主站解决方案的实现,帮助开发者构建稳定可靠的工业自动化系统,提升实时通信性能。

weixin_33582311的博客 363

allegro中Autosilk top, Silkscreen top 和Assembly top三个区别

Autosilk top, Silkscreen top 和Assembly top Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕竟最后出丝印的时候,都

1万+

【PVCodeNet】《Palm Vein Recognition Network Combining Transformer and CNN》

1]吴凯,沈文忠,贾丁丁,等.融合Transformer和CNN的手掌静脉识别网络[J].计算机工程与应用,2023,59(24):98-109.

bryant_meng 1281

手把手教你逆向抖店滑块验证码:从抓包到生成captchaBody的完整流程(附Python复现代码)

本文详细解析了抖店滑块验证码的逆向过程,从抓包分析到参数生成,最终用Python完整复现验证流程。涵盖关键接口分析、指纹参数生成、轨迹加密逻辑及核心加密算法实现,帮助开发者突破抖店的多重安全机制,实现高效的人机验证绕过。

weixin_30681121的博客 424

33.allegro中Autosilk top, Silkscreen top 和Assembly top三个什么区别(转)

Autosilk top, Silkscreen top 和Assembly top Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕竟最后出丝印...

weixin_30279751的博客 156

存储硬盘格式怎么把512还原为520格式??

硬盘厂商工具(如SeaChestsg_format)可以调整扇区大小。备份数据,因为调整扇区会清除硬盘内容。根据硬盘型号和接口类型,选择合适的工具进行调整。如果你需要更详细的帮助,请提供你的硬盘型号和存储设备类型。希望如上措施及解决方案能够帮到有需要的你。PS:如若遇到采纳如下方案还是未解决的同学,希望不要抱怨&&急躁,毕竟影响因素众多,我写出来也是希望能够尽最大努力帮助到同类似问题的小伙伴,即把你未解决或者产生新Bug黏贴在评论区,我们大家一起来努力,一起帮你看看,可以不咯。

**My Coding Family** 1146

allegro中Autosilk top, Silkscreen top 和Assembly top 和 place bound top 区别

http://blog.sina.com.cn/s/blog_6d999c4f0100z6sj.html Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top

者高的专栏 5487

30天Python入门(第一天:Python入门)

30天带你入门Python,这是第一天

Science prince的博客 584

产品路线图的三种模型(RICE/MoSCoW/Kano),教你如何对需求进行优先级排序

RICE/MoSCoW/Kano三种模型,教你如何对需求进行优先级排序。 也许你会让业务提供一份ROI,记得前不久参加过一场立项会评审,一位很有意思的小产品在会上讲不清楚ROI,评审们要求会后重新梳理,小产品表达不要为难业务方干一些他们不擅长的事了。这个看似笑话的经历,背后隐藏着价值判断已经流于形式。 也许你会要求业务方直接给出需求优先级列表,把任务分为P0到P5,这样的划分除了按需求本质的优先级还同时考虑了开发资源、开发难度等问题。毫不夸张地说,我曾经拿到一张全是P0级别的需求清单,如果一切任务都是高

wenyusuran的专栏 5544

Allegro 中Assembly_Top 、Silkscreen_Top、Autosilk_Top 的区别

Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。)Silkscreen top:建库的时候,ref des放置的层,及PCB生产时,刷到板卡上的字符、器件外框或者公司LOGO等放置的层。Assembly top:安装

QXQYWYYFW的博客 8592

xilinx原语及bank简介

图8是HP bank与HR bank的IO模块,其中PAD是FPGA的金属管脚,IOB是输入、输出引脚的控制模块。此时使用原语就可以只调用需要的组件,不需要去考虑其余组件参数设置,就方便很多,借助此次机会就对IDDR、ODDR、IDELAYE2、ODELAYE2、IDELAYCRTL、ISERDESE、OSERDESE等几个原语做了简要了解,并对原语的各个模式进行了仿真,本文最初是介绍IDDR的,但在介绍IDDR这些原语之前,还需要了解一下7系列FPGA bank的分类和区别,所以就有了本文。

qq_43416206的博客 413

Canence第6篇之Allegro中place bound,assembly top,silkscreen的区别

**silkscreen top**:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。建库的时候,ref des放置的层,及PCB生产时,刷到板卡上的字符、器件外框或者公司LOGO等放置的层。我出gerber,一般直接出这一层。 **assemly top**:是装配层,...

代码训练场的博客 1万+

jdk-8u144-linux-x64.tar.gz.

该资源为搭建Linux系统Java环境用,资源的后缀为tar.gz格式的压缩包

汉书HE8,好用的汇编代码编写工具

汉书HE8,好用的汇编代码编写工具早期编写汇编代码所用功能强大

【Cadence 17.4教程】----- Gerber文件叠层设置

Gerber文件是一种电路板生产文件,它包含了电路板的各个层面的细节信息,如顶层、底层、丝印层、钻孔层等。Gerber文件通常用于生产电路板时进行制造、检查和维护,因此它们对于电路板制造和测试过程至关重要。

果果酱的博客 5122

VB摄像头监控

该VB模块可对摄像头捕获的画面进行录像等,可在创建的窗口进行控制

Allegro中几个常用层的含义

Allegro几个常用层的一些粗浅说明

路过的Blog 6259

LinePhone3.2.7(android端最新版本) sip客户端

SIP客户端For android:LinePhone3.2.7(最新版本),官网地址:http://www.linphone.org/

cadence pcb 总结

贴片器件封装1. place_bound_top 包住所有(包括焊盘)2. assembly_top与器件实体差不多大3. silkscreen_top比assembly_top稍大一些 1号引脚出加标识4. 焊盘宽比引脚宽出约0.2mm 长出约1.2mm...

Uaenaaaaa的博客 919

Allegro在布局的时候,避免器件之间的位置干涉

Allegro在布局的时候,两个器件摆放位置有时候不确定是否存在干涉; 布局时,直接观察到的就是丝印位置,但是有些器件的丝印只标注了部分矩形四个脚的位置,像一些卡座,凸型固定座等,无法通过丝印观察到固定脚的准确位置; 此时可以在Options栏,将subclass切换到Package geometry; 在下拉选择对应的Place_bound层, 如下图,选择Place_bound_TOP层,此时器件会标识出该器件的Place_bound的区域, 通过观察Place_bound区域,可以查看是否与

weixin_40305633的博客 1993

Allegro各层简介

1.Allegro的整体分层可以分为大类Class和小类Subclass,常用的Class如下 Board Geometry 总体层叠,做板框、标注和丝印等等 Etch 铜皮、电气连线 Boundary Package Geometry 封装 Ref Des 位号 2.常用的Subclass如下 Outline 板框层 Assembly_Top 装配顶层 Assembly_Bottom 装配底层 Place_Bound_Top 封装外形顶层 Place_Bound_Bottom 封装外形底层 Sik

wsq_666的博客 2万+
上一篇: EABI还是GNU/Linux
下一篇: allegro 修改引脚号
Xplain
博客等级 码龄14年 5粉丝 6原创
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值