- 博客(12)
- 收藏
- 关注
RSS订阅原创 FPGA configuration is not done on the target
在使用SDK 对ZYNQ-7000 Debug时，出现“FPGA configuration is not done on the target”的错误，原因是需要对ZYNQ的PL部分进行配置。Debug -> Debug Configurations 然后进行Debug，发现可以正常进行Debug。
2016-08-25 11:42:11
4594
原创 RHEL6.5 更改Shell版本
列出系统内的shell版本chsh -l查看当前的shell版本echo $SHELL更改当前用户shell版本chsh -s /bin/xxx
2016-06-15 15:00:44
557
原创 使用ORCAD-PSpice创建元件模型仿真
一、用户自定义带有PSpice模型的原理图库1.从厂商网站找到PSpice模型文件；2.将下载的PSpice模型文件用ORCAD打开，保存为.lib文件；3.将保存的.lib文件用Model Editor打开，生成.OLB（ORCAD的原理图库文件）文件；4.将.OLB文件在ORCAD内打开，并对Part-THS3091外形进行编辑，操作方法与普通元件库文件相同5.修改Part Properties
2016-06-02 19:03:40
23281
3
原创 Allegro 中Assembly_Top 、Silkscreen_Top、Autosilk_Top 的区别
Autosilk top：最后出gerber的时候，自动生成的丝印层。会自动调整丝印位置，以及碰到阻焊开窗的地方，丝印会自动消失，避免露锡的地方涂上丝印（一般画丝印层的时候，焊盘上不会画上丝印，所以过孔焊盘上有丝印，也不会有什么影响。）Silkscreen top：建库的时候，ref des放置的层，及PCB生产时，刷到板卡上的字符、器件外框或者公司LOGO等放置的层。Assembly top：安装
2016-04-28 19:11:29
7180
原创 C语言中如何将数转化为字符串
C语言提供了几个标准库函数，可以将任意类型(整型、长整型、浮点型等)的数字转换为字符串。以下是用itoa()函数将整数转换为字符串的一个例子：# include <stdio. h># include <stdlib. h>void main (void);void main (void){ int num = 100; char str[25]; itoa(num,
2016-04-22 13:31:33
1489
原创 滤波器频率响应的归一化
频率响应是最常见的表征滤波器性能的参数，当给出频率响应指标时，设计人员必须选择一种滤波器以满足这些要求。通过把要求的频率响应变换到截至频率为1rad/s的归一化低通形式，与归一化后响应和截止频率也是1rad/s的归一化低通滤波器曲线进行比较，然后从这些曲线中确认一个满足要求的低通滤波器，对所选的滤波器的归一化元件值进行变换或去归一化，就可以得到最终设计。频率与阻抗变换滤波器归一化的基础就是如果将滤波
2016-04-22 13:27:17
11452
原创 任务与函数的声明与调用
任务任务使用task和endtask进行声明，如果子程序满足下面任意一个条件，就必须使用任务而不能使用函数1.子程序包含有延迟、时序或者事件控制结构；2.没有输出或者输出变量的数目大于1；3.没有输入变量。根据所使用的变量类型，使用关键字input ,output, inout ,对任务端口进行声明。当任务执行完后，output类型和inout类型的变量传回给任务调用语句相应的变量。除了在模块中调用
2016-03-10 21:43:34
1471
原创 Orcad建立层次式原理图
在原理图页面放置 Hierarchical Block（Place -> Hierarchical Block）Implementation Type选择为Schematic View,填写Reference和Implementation name，然后在原理图上选择矩形区域双击后进入Test_block在上层原理图中选中Test_block,Place -> Hierarchical Pin,弹出
2016-03-09 16:11:39
20769
4
转载 基于事件的时序控制
在Verilog中，事件是指某一寄存器或者线网的值发生了改变。Verilog提供了4种类型的时间控制：常规事件控制、命名事件控制、OR事件控制和电平敏感时序控制。常规事件控制事件控制使用符号@来说明，语句执行的条件是信号的值发生改变。关键字posedge用于指明正向跳变，negedge用于指明负跳变。@(clock) q = d; //只要信号clock发生改变，就执行q = d
2016-03-07 21:44:02
1068
原创 阻塞（blocking）赋值与非阻塞（non-blocking）赋值
阻塞赋值：当前语句没有执行完以前不会执行下一条语句，只有当当前语句中的“计算”完成之后，直接赋值，下一条语句才会执行；reg x,y,z;reg [15:0] reg_a,reg_b;integer count;initialbegin x = 0; y = 1; z = 1; count = 0; reg_a = 16'b0; reg_b =
2016-03-05 18:18:58
1932
原创 ORCAD 创建原理图库
使用Orcad Capture CIS 创建元件的原理图时，如果有管脚数量特别多或者内部有相同单元的元件，可以采用分部建立元件的方法。 以通用双运放 NE553为例 其中，Homogeneous 用来建立元件内有相同单元的元件，而Heterogeneous用来建立管脚数量多但是内部几乎没有相同单元的元件。 但是当按照步骤操作完成元件创建后保存时发现出错 问题暂时没有得到解决。 2.
2016-03-04 22:02:35
3617
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人