挖坑——刷gty系列

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 900+累计阅读 972平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄11年

关注

原创最新推荐文章于 2026-07-02 12:23:26 发布 972 阅读 AI 写同款· GEO 优化 ›

FPGA学习总结5：常见IO接口标准 1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。 I/O主要的可配置属性如下： 1.1I/O std：电平标准常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ...... 阅读详情

当然那道兹瓷删除操作的树上分块我就不搞了……
已切：妹子树，游戏，(空+文艺+二逼)妹子序列

收录于

个人

当前文章被收录于：

个人

64 篇文章 1 人学习

订阅专栏查看详情

当前文章被以下社区和专栏收录：

GT资源-GT Transceiver 整体架构 7系列中，按支持的最高线速率排序，GTP是最低的，GTZ是最高的。GTP被用于A7系列，GTZ被用于少数V7系列。从K7到V7，最常见的是GTX和GTH。GTH的最高线速率比GTX稍微高一点点。在UG476中指出7系列支持GTX和GTH两种类型的Transceiver，其中GTX的线速率可以支持500Mbps到12.5Gbps，GTH的最高线速率更是达到了13.1Gbps。7系列FPGA通常按照bank来分，对于GTX的bank，一般称为一个Quad。下图为XC7K325T中Quad分布图。阅读详情

相关推荐

FPGA新手必看：Xilinx GTY Transceiver Wizard IP配置避坑指南（附24G实例）

本文为FPGA新手提供了Xilinx GTY Transceiver Wizard IP核的详细配置指南，重点解析了在24GHz高速应用中的关键避坑点。内容涵盖QPLL与CPLL的核心选择策略、时钟方案配置、PCS层参数设置，以及IP生成后的用户逻辑集成与初始化序列，帮助开发者高效、正确地完成高速串行链路设计。

salt9的博客 365

UltraScale Architecture GTY Transceivers 学习

Xilinx UltraScale™体系结构是第一个ASIC类All Programmable体系结构，用于通过智能处理实现每秒几百千兆位的系统性能，同时有效地在芯片上路由和处理数据。基于超大规模体系结构的设备通过使用业界领先的技术创新，包括下一代路由、ASIC类时钟、3D-on-3DIC、多处理器SoC(MPSoC)技术和新的功率降低特性，解决了大量高带宽、高利用率的系统需求。这些设备共享许多构...

superyan0的博客 1万+

把FPGA的GTY当高速信号发生器？一个超实用的GTY Transceiver独立发射端配置指南

本文详细介绍了如何将FPGA的GTY收发器配置为高速信号发生器的实用指南。通过精简GTY发射端配置，实现1Gb/s至32.75Gb/s可调速率的高质量信号输出，适用于协议验证和接收机测试等场景。文章包含IP核配置、时钟架构优化及动态重配置等关键技术要点，帮助开发者低成本实现专业级信号源功能。

weixin_30572613的博客 494

ultrascale gty transceiver 笔记

Xilinx的高速串行收发器中包括PMA和PCS两个子层，其中PMA子层主要用于串行化和解串，PCS主要包括线路编码和CRC校验编码。 PCS(Physical Coding Sublayer) 物理编码子层 PCS子层负责8b/10b编码解码和CRC校验，并集成了负责channel绑定和时钟修正的弹性缓冲。8b/10b编码可以避免数据流中出现连0连1的情况，便于时钟的恢复。channel...

superyan0的博客 6184

基于xilinx FPGA的GTX/GTH/GTY位置信息查看方式（如X0Y0在bank几）

本文用于介绍如何查看xilinx fpga GTX得位置信息（如X0Y0在哪个BANK/Quad）。1）不同的FPGA的X0Y0在GTX的bank/Quad不一定一样需要根据具体情况筛选；2）可以确定一点X0Y0一定在第一个GTX上；

风中月隐的博客——FPGA加速者 4813

从‘数字分身’到‘数字员工’：华为云MetaStudio如何重塑企业生产力？

本文探讨了华为云MetaStudio如何通过数字人技术重塑企业生产力，从数字分身到数字员工的转变。通过多模态AIGC技术，MetaStudio在金融、零售和制造业等多个行业实现高效应用，显著提升服务质量和运营效率。数字员工不仅降低成本，更成为企业增长的新引擎。

weixin_29083475的博客 450

基于Ultrascale+系列GTY收发器的8b/10b编码方式的数据传输（一）——GTY IP核介绍及配置

本文介绍了Ultrascale+系列GTY高速收发器的基本构成，以及进行8B/10B传输所需的GTY IP核配置，下文将利用本文配置的IP核进行数据收发。

wjh776a68的博客 4881

基于ROS2的无人机野生动物巡查系统设计

自主巡检系统是嵌入式人工智能与机器人技术融合的关键应用方向，其核心在于多源感知融合、实时路径规划与端侧智能识别的协同实现。原理上依赖SLAM定位构建环境地图，结合栅格化建模与混合路径算法（如蚁群+BFS）达成全覆盖遍历；技术价值体现在资源受限平台下的确定性响应与时空对齐能力，支撑高鲁棒性野外作业。典型应用场景包括生态监测、禁飞区巡检及小尺度智能安防。本文围绕ROS2 Humble中间件架构、Livox激光雷达与MaixCAM视觉协同、YOLO11n INT8模型端侧部署等关键技术展开，突出嵌入式AI与实时控

weixin_30598047的博客 648

虐与被虐--谈面经

【文/ IT老任】最近换工作，频繁被面，颇有感受，把自己这十几年来的点点滴滴汇集成文，与大家分享。这些年来即当过候选人也当过面试官，深刻体会到面试对于双方来说都是苦差事，其中不乏愉快的经历，但更多是虐人与被虐的痛苦。 1、初入职场本科刚毕业时的一次求职经历让我至今记忆犹新。那是一家大型国企，招聘会上这家企业的展台前聚了一窝人，条件挺优厚，招的是管理储备干部，“将来能管人”对刚

jeffren的专栏 1266

【规则引擎连载3】 WebSphere ILOG JRules 开发——新建一个规则项目

规则项目依赖于bom，bom来自于一个Java项目，所以在建规则项目之前，需要先建立一个Java项目，也就是建模。说明：原则上是一个规则项目，一个bom。如果规则项目很多，并且每个规则项目的bom都是一样的，那么可以将bom提取出来，单独作为一个项目，这样减少不必要的重复操作，减少维护成本，降低出错几率。这里逐步讲解两种方法来创建规则项目，推荐第二种。本文主要建立两种规则项目与bom之间的关系，编写相关的规则内容，如操作规则、规则流、决策表等，在后续文章中详细讲解。

manman的分享 2327

Cadence PCB仿真使用Allegro PCB SI为BRD文件创建通用型IBIS模型的方法图文教程

本文简单介绍使用Allegro PCB SI软件为BRD PCB设计文件中的元器件创建IBIS模型的方法。

fydar的博客 2167

Xilinx Transceiver与ibert

Xilinx Transceiver资源结构、硬件配置（lane/时钟）、ibert光口回环与自环等

扣脑壳的FPGAer的博客 3537

YOLOv12创新改进 | 全网独家创新篇、小目标检测改进 | AAAI 2025 | 引入HS-FPN中的HFP和SDP创新点，从频域增强小目标特征，淘汰FPN进行升级，助力YOLOv12有效涨点

本文提出了HS-FPN（高频和空间感知特征金字塔网络），通过HFP（高频感知）模块增强小目标特征，SDP（空间依赖感知）模块捕获像素间空间依赖关系。实验在AI-TOD等小目标数据集上验证了该方法的有效性，相比FPN显著提升检测性能。文章详细介绍了HS-FPN的网络结构、核心代码实现及在YOLOv12中的应用方法，并提供多种改进版本的yaml配置文件，为小目标检测任务提供了有效的解决方案。

Ai缝合怪、助力小伙伴高效发论文 336

FPGA - Xilinx系列高速收发器---GTX

（9）IP核生成完成打开官方Example DesignGT高速收发器的IP Example已经具有相当完备的功能，但是GT IP 核端口信号非常多，乱七八糟的信号也多，可以使用官方的文件封装一个非常简洁明了、看着非常舒服的用户端信号出来如下图：修改gtwizard_0_exdes.v文件，加入用户端接受和发送相关信号就实现上述框架！

博客 1万+

机器学习实战——疫情数据分析与预测

机器学习如何做到疫情可视化——疫情数据分析与预测实战本文将带领大家爬取11个国家以及中国31个省（自治区、直辖市）在2022.0101-2022.06.19的新冠疫情数据。并且采用机器学习模型对2022.6.20-2022.6.30每一天的全国确诊人数、死亡人数、治愈人数进行预测，**做出疫情可视化图形并且求出最终的相关系数R2！...

拥有百余位万粉技术博主、200余位可合作代发博主，私域技术社群规模达千人，商务合作私信 10万+

【BUG已解决】pip install 出现 error: Microsoft Visual C++ 14.0 or greater is required 解决方案

方案磁盘占用适用场景推荐指数安装Build Tools3-6GB长期Windows Python开发⭐⭐⭐⭐⭐寻找预编译wheel无额外占用只是想快速装上某个包⭐⭐⭐⭐⭐用conda安装视包而定已经在用conda环境⭐⭐⭐⭐⭐升级到新版本无额外占用库本身有更新的预编译版本⭐⭐⭐⭐使用WSL2需要额外配置Linux子系统频繁遇到Windows编译问题⭐⭐⭐⭐的核心是Windows 缺少本地 C/C++ 编译器，而目标包需要在本机编译。先看是否有捷径。

博客 1万+

GTX/GTH/GTY/GTP/GTZ/GTM有什么区别？

GTX/GTH/GTY/GTP/GTZ/GTM有什么区别？首先需要明确的一点是，他们都是高速收发器，只是传输速率同，速率大小为： GTP < GPX < GTH < GTZ < GTY < GTM 不同芯片上使用的高速收发器也不同，而且同样是GTX，不同系列芯片上的速率也可能不同。比如7系列的FPGA，GTP最高可以达到6.6Gb/s，GTX最高12.5Gb/s，GTH最高13.1Gb/s，GTZ最高28.05Gb/s 下面几个表展示了7系列FPGA中高速收发器的使用情

oldmoney 4476

教师模型与学生模型：知识蒸馏的核心概念

知识蒸馏，教师模型，学生模型，模型压缩，迁移学习，深度学习 1. 背景介绍深度学习模型在图像识别、自然语言处理等领域取得了显著的成就，但其巨大的模型规模和高昂的计算成本限制了其在资源有限的设备上的部署。知识蒸馏（Knowledge Distillation）作为一种模型压缩技术，旨

AI架构师小马 2769

AMD Versal高速收发器解析：GTY与GTM的定位、架构与设计选型指南

工程师在进行选型时，应首先明确系统的线速率、协议要求、成本预算以及目标Versal系列，从而在GTY的经济适用与GTM的性能极致之间做出权衡。随着第二代Versal Premium系列的推出，GTM2收发器进一步将性能提升至128 Gb/s，同时保持了与上一代成熟的设计流程的兼容性，为开发者带来了更可靠、灵活且强大的解决方案。这种紧耦合的“两通道+单PLL”单元设计，牺牲了部分GTY的灵活性，但换来了为超高速PAM4信号优化的、更简化的时钟分布和更好的信号完整性。GTM架构的显著不同，其基本构建单元是。

m0_52058162的博客 1643

Data-Structures-and-Algorithm-Analysis-in-Java.pdf

作者: Weiss, Mark A. 出版社: Addison Wesley Data Structures and Algorithm Analysis in Java is an “advanced algorithms” book that fits between traditional CS2 and Algorithms Analysis courses. In the old ACM Curriculum Guidelines, this course was known as CS7. This text is for readers who want to learn good programming and algorithm analysis skills simultaneously so that they can develop such programs with the maximum amo...

Probability and Statistics - 4th edition

8B/10B：GTX/GTH与GTY在接收译码器数据端口上的区别（RX 8B/10B Decoder Ports）

GTX/GTH中的RXCHARISCOMMA与GTY中的RXCTRL2对应；GTX/GTH中的RXNOTINTABLE与GTY中的RXCTRL3对应；GTX/GTH中的RXCHARISK与GTY中的RXCTRL0对应；GTX/GTH中的RXDISPERR与GTY中的RXCTRL1对应；

qq_43850088的博客 689

大中型超市收银系统(可直接运行)

光步前台收银系统系统功能：商品销售、商品退货、挂单、收银员权限、会员销售、单品取消、整单取消、商品查询、脱机销售、脱机数据上传，基本资料下载，开钱箱、小票打印、收款结算，支持多币种付款方式（现金、储值卡、礼券、微信等）,支持多种促销。运行环境：.net 4.0登陆信息用户名:1001 密码:123456内置商品信息，商品编码可输入00001000 - 00010000,测试效果相关功能键F5 结算 F9挂单 F11商品查询 F8退货 Insert单品取消 Del整单取消 F12开钱箱F2 会员 Ctrl+Z退出系统 Home 锁屏相关源码待公开

Xilinx UltraScale+DDR4项目开发（二）——DDR4 MIG的时钟网络

对应原语中的数值一一对应进行计算，以CLKOUT0为标准来计算，CLKIN_PERIOD_NS_MMCM数值表示的是输入时钟的周期，单位NS，9996ps，这个是通过DDR4的IP的用户界面设置的，也就是100M的差分时钟输入，外部硬件需要提供100M的差分时钟。从代码底层来看，ddr4_phy_v2_2_0_pll和ddr4_v2_2_17_infrastructure这两个模块实现了DDR4控制的所有时钟的产生，下面的仿真中表示的div_clk表示CLKOUT0,riu_clk表示CLKOUT6。

小灰灰的FPGA的博客 3052

【xilinx】使用GTY，外部差分时钟输入是强制性的，还是我们可以在内部生成时钟？

使用GTY，外部差分时钟输入是强制性的，还是我们可以在内部生成时钟？

sqqwm的专栏 945

UltraScale新架构FPGA中MGT参考时钟的共享问题

高速收发器（GT）高速收发器是FPGA中专用于收发高速数据的硬件结构，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道，原理图如图1.1所示。每一组收发通.

qq_44641513的博客 5207

Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇

xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同，图一可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。

ladywn的专栏 4万+

SerDes，GTP , GTX , GTH理解

SerDes：是串行/解串器，也可以叫串行收发器 GT(包括GTX、GTH和GTP)：是Xilinx在高速SerDes的基础上，增加了其他模块，如8b/10b编解码等(具体可以看Xilinx相关文档，如ug476)形成的一个高速串行收发器，GT是Gigabit Transceiver的意思，它是实现当下一些高速串行接口的基础：如PCIe、RapidIO等GTP , GTX , GTH都是串行收发器...

ningjinghai11的博客 1万+

上一篇： [bzoj4134]ljw和lzr的hack比赛

下一篇： [bzoj3720]Gty的妹子树

FPGA新手必看：Xilinx GTY Transceiver Wizard IP配置避坑指南（附24G实例）

salt9的博客

03-05

365