挖坑——刷gty系列

最新推荐文章于 2025-02-25 21:16:26 发布
原创 最新推荐文章于 2025-02-25 21:16:26 发布 · 956 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

博客提及不进行那道兹瓷删除操作的树上分块，还表示已完成妹子树、游戏、(空+文艺+二逼)妹子序列相关内容。

当然那道兹瓷删除操作的树上分块我就不搞了……
已切：妹子树，游戏，(空+文艺+二逼)妹子序列

Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析
gzy0506的博客
12-23 9890
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析前言IP核的部分设置Quad 的定义是什么？使用QPLL还是CPLLREFCLK0 Q2、REFCLK1 Q2这些时钟输入的架构？QPLL输入为什么可以选择4个 输入源？总结 前言 高速串行Transceiver是FPGA的精华所在，没用过它都不好意思说自己是玩FPGA的。但其复杂的结构确实劝退了一大波人。尽管目前xilinx的example已经做的很牛逼
Xilinx FPGA资源解析与使用系列——Transceiver（十一）transceiver与用户数据的接口
gzy0506的博客
03-17 8442
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——Transceiver（十一）transceiver与用户数据的接口接口协议TX GearboxRX Gearbox 接口协议 前面的文章基本都在讲transceiver里面的内部结构，这篇文章主要讲transceiver与用户逻辑数据的接口，也就是要如何使用transceiver发过来的数据。 与用户逻辑的接口与传输过程中使用的编码有关，有两种编码方式： 1、8B/10B 2、64B/66B.
UltraScale Architecture GTY Transceivers 学习
superyan0的博客
12-26 9980
Xilinx UltraScale™体系结构是第一个ASIC类All Programmable体系结构，用于通过智能处理实现每秒几百千兆位的系统性能，同时有效地在芯片上路由和处理数据。基于超大规模体系结构的设备通过使用业界领先的技术创新，包括下一代路由、ASIC类时钟、3D-on-3DIC、多处理器SoC(MPSoC)技术和新的功率降低特性，解决了大量高带宽、高利用率的系统需求。这些设备共享许多构...
ultrascale gty transceiver 笔记
superyan0的博客
06-11 5905
Xilinx的高速串行收发器中包括PMA和PCS两个子层，其中PMA子层主要用于串行化和解串，PCS主要包括线路编码和CRC校验编码。 PCS(Physical Coding Sublayer) 物理编码子层 PCS子层负责8b/10b编码解码和CRC校验，并集成了负责channel绑定和时钟修正的弹性缓冲。8b/10b编码可以避免数据流中出现连0连1的情况，便于时钟的恢复。channel...
基于Ultrascale+系列GTY收发器的8b/10b编码方式的数据传输（一）——GTY IP核介绍及配置
wjh776a68的博客
04-15 3947
本文介绍了Ultrascale+系列GTY高速收发器的基本构成，以及进行8B/10B传输所需的GTY IP核配置，下文将利用本文配置的IP核进行数据收发。
FPGA学习总结5：常见IO接口标准
热门推荐
焊武大帝的专栏
01-28 2万+
1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。 I/O主要的可配置属性如下： 1.1I/O std： 电平标准 常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ......
Xilinx Transceiver与ibert
扣脑壳的FPGAer的博客
12-12 3305
Xilinx Transceiver资源结构、硬件配置（lane/时钟）、ibert光口回环与自环等
精选资源
4路GTX与4路GTY通过Aurora 64/66B IP实现通信
08-11
Serdes应用实例，实现4路GTX与4路GTY高达40Gbps的通信，分别基于xilinx K7和Ku系列芯片，采用Aurora IP核，64/66B编码，代码中各个信号有完整的注释，适合学习也适合将其作为子模块放在大程序中实现应用级别的通信。...
精选资源
GTY serdes 串行收发器光纤传输眼图测试例程
08-11
xilinx FPGA芯片内部使用GT串行收发器、外部使用光纤作为通信介质时，可以使用IBERT IP核对通信链路进行信号质量测试，具体的使用方法在《E7 使用IBERT IP对QSFP+通信链路眼图测试》可见，资源与该文章对应。
XILINX_UltraScale_Plus_GTY_GTH_2D_RX_Margin_Analysis_cn.rar
12-08
标题中的“XILINX_UltraScale_Plus_GTY_GTH_2D_RX_Margin_Analysis_cn”指的是一项关于Xilinx UltraScale+系列中GTY和GTH收发器的二维接收机容差分析的中文资料。Xilinx UltraScale+是Xilinx公司的一款高性能、低...
基于xilinx FPGA的GTX/GTH/GTY位置信息查看方式（如X0Y0在bank几）
风中月隐的博客——FPGA加速者
07-03 3826
本文用于介绍如何查看xilinx fpga GTX得位置信息（如X0Y0在哪个BANK/Quad）。1） 不同的FPGA的X0Y0在GTX的bank/Quad不一定一样需要根据具体情况筛选；2） 可以确定一点X0Y0一定在第一个GTX上；
FPGA - Xilinx系列高速收发器---GTX
博客
05-14 1万+
（9）IP核生成完成打开官方Example DesignGT高速收发器的IP Example已经具有相当完备的功能，但是GT IP 核端口信号非常多，乱七八糟的信号也多，可以使用官方的文件封装 一个非常简洁明了、看着非常舒服的用户端信号出来如下图：修改gtwizard_0_exdes.v文件，加入用户端接受和发送相关信号就实现上述框架！
GTX/GTH/GTY/GTP/GTZ/GTM有什么区别？
oldmoney
09-08 4271
GTX/GTH/GTY/GTP/GTZ/GTM有什么区别？ 首先需要明确的一点是，他们都是高速收发器，只是传输速率同，速率大小为： GTP < GPX < GTH < GTZ < GTY < GTM   不同芯片上使用的高速收发器也不同，而且同样是GTX，不同系列芯片上的速率也可能不同。 比如7系列的FPGA，GTP最高可以达到6.6Gb/s，GTX最高12.5Gb/s，GTH最高13.1Gb/s，GTZ最高28.05Gb/s 下面几个表展示了7系列FPGA中高速收发器的使用情
Xilinx UltraScale+DDR4项目开发（二）——DDR4 MIG的时钟网络
小灰灰的FPGA的博客
12-15 2624
对应原语中的数值一一对应进行计算，以CLKOUT0为标准来计算，CLKIN_PERIOD_NS_MMCM数值表示的是输入时钟的周期，单位NS，9996ps，这个是通过DDR4的IP的用户界面设置的，也就是100M的差分时钟输入，外部硬件需要提供100M的差分时钟。从代码底层来看，ddr4_phy_v2_2_0_pll和ddr4_v2_2_17_infrastructure这两个模块实现了DDR4控制的所有时钟的产生，下面的仿真中表示的div_clk表示CLKOUT0,riu_clk表示CLKOUT6。
8B/10B：GTX/GTH与GTY在接收译码器数据端口上的区别（RX 8B/10B Decoder Ports）
最新发布
qq_43850088的博客
02-25 548
GTX/GTH中的RXCHARISCOMMA与GTY中的RXCTRL2对应；GTX/GTH中的RXNOTINTABLE与GTY中的RXCTRL3对应；GTX/GTH中的RXCHARISK与GTY中的RXCTRL0对应；GTX/GTH中的RXDISPERR与GTY中的RXCTRL1对应；
【xilinx】 使用GTY，外部差分时钟输入是强制性的，还是我们可以在内部生成时钟？
sqqwm的专栏
08-08 750
使用GTY，外部差分时钟输入是强制性的，还是我们可以在内部生成时钟？
GT资源-GT Transceiver 整体架构
sqzjiayou的博客
04-12 1542
7系列中，按支持的最高线速率排序，GTP是最低的，GTZ是最高的。GTP被用于A7系列，GTZ被用于少数V7系列。从K7到V7，最常见的是GTX和GTH。GTH的最高线速率比GTX稍微高一点点。在UG476中指出7系列支持GTX和GTH两种类型的Transceiver，其中GTX的线速率可以支持500Mbps到12.5Gbps，GTH的最高线速率更是达到了13.1Gbps。7系列FPGA通常按照bank来分，对于GTX的bank，一般称为一个Quad。下图为XC7K325T中Quad分布图。
UltraScale新架构FPGA中MGT参考时钟的共享问题
qq_44641513的博客
04-19 4870
高速收发器（GT） 高速收发器是FPGA中专用于收发高速数据的硬件结构，UltraScale架构中的GTY收发器是功率高效的收发器，在UltraScale FPGA中支持500Mb/s到30.5Gb/s的线速率，在UltraScale+FPGA中支持32.75Gb/s的线速率。每个GTY BANK包括四路收发通道，即一个QUAD，每个收发通道具有独立的通道锁相环CPLL，为收发数据提供参考时钟，每个QUAD还有两个共用的QPLL时钟资源可提供到四个收发通道，原理图如图1.1所示。 每一组收发通.
XILINX UltraScale+ GTY/GTH接收端余量分析
3. **GTY_GTH**：GTY和GTH是赛灵思UltraScale和UltraScale Plus产品系列中的高速串行收发器技术。GTY通常用于更高速率的应用，而GTH适用于较低到中等速率的应用。这些技术用于实现设备间的高速串行通信。 4. **2D_...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值