msp430时钟/定时器收集的例程汇总

MSP430的时钟模块由DCOCTL, BCSCTL1, BCSCTL2, IE1, IFG1这五个寄存器来确定，具体的功能如下所示：
(1)DCOCTL:  DCO控制寄存器，地址为56H，初始值为60H

//         7            6             5           4           3             2           1            0

//     DCO2   DCO1   DCO0   MOD4  MOD3   MOD2   MOD1   MOD0

//

//      DCO0~DCO2: DCO Select Bit,定义了8种频率之一，而频率由注入直流发生器的电流定义

//      MOD0~MOD4: Modulation Bit,频率的微调
(2)BCSCTL1(ACLK): Basic Clock System Control 1,地址为58H,初始值为84H

//          7             6         5            4           3              2              1            0

//     XT2OFF   XTS   DIVA1   DIVA0   XT5V     RSEL2    RSEL1    RSEL0

//

//    RSEL2~RSEL0: 选择某个内部电阻以决定标称频率（0最低，7最高）

//    XT5V: 1,该比特未用，必须选择复位

//    DIVA0~DIVA1: 选择ACLK的分频系数。DIVA=0,1,2,3(DIVA_0,DIVA_1...),ACLK的分频系数分别为:1,2,4,8。例： BCSCTL1 |= DIVA_2; //对ACLK进行2分频

//    XTS: 选择LFXT1工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1)

//    XT2OFF: 控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)

//

//  BCSCTL1的设置：初始值为84H，使用XT2振荡器，控制XT2振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1)

    BCSCTL1 &= ~XT2OFF;//清OSCOFF/XT2

    do

    {
   
   

      IFG1 &= ~OFIFG;//清OFIFG

      OSC_Delay = 255;

       while(OSC_Delay --);//延时等待

     }

     while(IFG1 & OFIFG);//直到OFIFG=0为止

 

// RSEL2~RSEL0:选择某个内部电阻以决定标称频率（0最低，7最高）

    BCSCTL1 |= RSEL0 + RSEL1 + RSEL2;// XT2on,max RSEL  
(3)BCSCTL2(SMCLK,MCLK): Basic Clock System Control 2,地址为58H,初始值为00H

//          7             6              5            4            3           2            1            0

//     SELM1   SELM0   DIVM1   DIVM0   SELS   DIVS1   DIVS0   DCOR

//

//   DCOR: Enable External Resister,0—选择内部电阻，1—选择外部电阻

//   DIVS0~DIVS1: DIVS=0,1,2,3,对应SMCLK的分频因子为1,2,4,8

//   SELS: 选择SMCLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK

//   DIVM0~DIVM1:选择MCLK的分频因子,DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8

//   SELM0~SELM1:选择MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK

//

// BCSCTL2的设置：初始值为00H，设置BCSCTL2,选定MCLK和SMCLK的时钟源XT2,并可以设置其分频因子

//注意：ACLK只能来源于LFXT1,可以在BCSCTL1里设置ACLK的分频，就是说ACLK最大只能为32768Hz(XIN 与 XOUT间接32.768KHz晶振) 

  //设置SMCLK的分频因子,DIVS0~DIVS1:DIVS=0,1,2,3,对应SMCLK的分频因子为1,2,4,8

  //BCSCTL2 = DIVS_0;

  //BCSCTL2 = DIVS_1;

  //BCSCTL2 = DIVS_2;

  //BCSCTL2 = DIVS_3;

 

  //设置MCLK的分频因子,DIVM0~DIVM1:DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8

  //BCSCTL2 = DIVM_0;

  //BCSCTL2 = DIVM_1;

  //BCSCTL2 = DIVM_2;

  //BCSCTL2 = DIVM_3;

 

  //BCSCTL2:设置三个时钟源分别选择什么振荡器

 

  //SELM0~SELM1:选择MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK

  //选择 MCLK 时钟源为XT2,

  //BCSCTL2 = SELM_2 ;

 

  //SELS:选择SMCLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK

  //选择 SMCLK 时钟源为XT2

  //BCSCTL2 = SELS ;

 

  //选择MCLK 与 SMCLK为XT2

  BCSCTL2 = SELM_2 + SELS;

 
(4)IE1,Interrupt Enable Register 1

//       7      6     5      4      3      2      1      0

//                                                     OFIE

//      7~2 and 0 : These bits may be used by other modules

//      OFIE: Oscillator fault interrupt enable.  0---Interrupt not enabled

//                                                                           1---Interrupt enabled
(5)IEG1,Interrupt Flag Register 1

//       7      6     5      4      3      2      1      0

//                                                     OFIFG

//     7~2 and 0 : These bits may be used by other modules

//     OFIE: Oscillator fault interrupt flag.  0 No interrupt pending

//                                                                     1 Interrupt pending

//

在PUC信号后，默认情况下由DCOCLK作MCLK与SMCLK的时钟信号，由于DCOCTL初始值为60H，根据需要可将MCLK的时钟源另外设置为LFXT1或者XT2，设置顺序如下：

//(1)清OSCOFF/XT2

//(2)清OFIFG

//(3)延时等待至少50us

//(4)再次检查OFIFG，如果仍置位，则重复(1)~(4)步，直到OFIFG=0为止

//(5)设置BCSCTL2的相应SELM

示例：

 /*---------------------------------------------------------------*-
* 函数名称: void Clock_Mclk_XT2 ( void ) 
* 参    数:
* 返    回:
* 函数功能: 主时钟设置为 XT2
*
*
* 说     明:
-*----------------------------------------------------------------*/
void Clock_Mclk_XT2 ( void )  
{
   
   
    volatile unsigned int i;
    WDTCTL = WDTPW + WDTHOLD;                 //关开门狗
   
//    P5DIR |= 0x10;                            // P5.4= 输出
//    P5SEL |= 0x10;                            // P5.4= MCLK模式 
    BCSCTL1 &= ~XT2OFF;                       // XT2= HF XTAL
    do
    {
   
   
        IFG1 &= ~OFIFG;                        // 清除 OSCFault 位
        for (i = 0xFF; i > 0; i--);            // 标志位设置延时
    }
    while ((IFG1 & OFIFG));                   // OSCFault 位是否设置成功

    BCSCTL2 |= SELM_2;                        // MCLK= XT2 (safe)
}

/*---------------------------------------------------------------*-
* 函数名称:
* 参    数:
* 返    回:
* 函数功能:
*
*
* 说     明:子时钟设置为 XT2未分频
-*----------------------------------------------------------------*/
void Clock_Smclk_XT2 ( void )
{
   
   
    BCSCTL2 |= SELS;
}

 
————————————————
原文链接：https://blog.youkuaiyun.com/xiaoyu_lixing/article/details/6711944

16 位定时器 A 模块头文件定义

/************************************************************ 
* Timer A3 
***********************************************************/ 
#define TAIV_ (0x012E) /* Timer A Interrupt Vector Word */
READ_ONLY DEFW( TAIV , TAIV_) 
#define TACTL_ (0x0160) /* Timer A Control */
DEFW( TACTL , TACTL_) 
#define TACCTL0_ (0x0162) /* Timer A Capture/Compare Control 0 */
DEFW( TACCTL0 , TACCTL0_) 
#define TACCTL1_ (0x0164) /* Timer A Capture/Compare Control 1 */
DEFW( TACCTL1 , TACCTL1_) 
#define TACCTL2_ (0x0166) /* Timer A Capture/Compare Control 2 */
DEFW( TACCTL2 , TACCTL2_) 
#define TAR_ (0x0170) /* Timer A */
DEFW( TAR , TAR_) 
#define TACCR0_ (0x0172) /* Timer A Capture/Compare 0 */
DEFW( TACCR0 , TACCR0_) 
#define TACCR1_ (0x0174) /* Timer A Capture/Compare 1 */
DEFW( TACCR1 , TACCR1_) 
#define