FPGA配置文件从串并模式下载

FPGA配置文件的下载模式有5种：

• 主串模式（master serial）
• 从串模式（slave serial）
• 主并模式（master selectMAP）
• 从并模式（slave selectMAP）
• JTAG模式

  其中，JTAG模式在开发调试阶段使用。其余四种下载模式，可分为串行下载方式和并行下载方式。串行下载方式和并行下载方式都有主、从2种模式。

  主、从模式的最大区别在于：主模式的下载同步时钟（CCLK）由FPGA提供；从模式的下载同步时钟（CCLK）由外部时钟源或者外部控制信号提供。

  主模式对下载时序的要求比从模式严格得多，因此一般选择使用从串模式或从并模式。

一、从串模式

在从串模式下，加载FPGA程序需要使用的引脚：

CCLK： 加载时钟信号（输入），由控制器提供，上升沿有效；

PROGRAM_B： 加载模块的异步复位信号（输入），低电平有效，复位完成后变为高电平；

INIT_B： 初始化完成指示信号（输出），由低变高，表示FPGA初始化完成，低电平表示加载错误；

DONE： 加载完成指示信号（输出），高电平表示加载完成；