Xilinx_IESD204B手册《pg066-jesd204》阅读（2）

最新推荐文章于 2024-10-29 20:17:43 发布
最新推荐文章于 2024-10-29 20:17:43 发布
阅读量581 收藏 8
点赞数 1
分类专栏： FPGA的入门学习笔记 文章标签： fpga开发 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Tulip__/article/details/131441321
版权

Latency

 上面关于计算N的公式可不可以理解为：一个传输周期指的是接收方和检测到SYSREF信号到全部将数据接收完毕(N个LMFC后)。（是从接收方的角度来定义T）另一端是发送方输出数据延迟到线路延迟再到接收方接收数据延迟（这些延迟都是相对于SYSREF）外加发送方检测到SYSREF延迟（是从发送方角度来定义）。发送数据要比接收数据用的延迟少，这样才可以保证数据完整接收。大于N*LMFC且小于(N+1)*LMFC表示是在N个之后但是要在N+1个之前。

这里提到的是：当经过N个LMFC后在第N+1个LMFC前数据被接收。下面给出了确定性延迟的公式。

最低0.47元/天 解锁文章
Xilinx_IESD204B手册《pg066-jesd204》阅读（1）
Tulip__的博客
06-28 2161
LMFC的值是((F*K/4)-1)，当这个计算器大于发送器编码时间+线路传输时间+接收器解码时间，那么接收数据将在下一个LMFC来临之前从接收器的SERDES传输出去将数据送入FIFO中。，所以SYSREF的时钟周期也必须是4字节的时钟周期倍数，具体实现手段是在核心板时钟的下降沿（默认，也可以字节设计）捕获SYSREF，在时钟上升沿和SYSREF在设备的边缘对齐。这一阶段（发4个多帧）工作是对齐链路的所有通道，验证链路参数（第二帧会会包含配置信息），确定帧和多帧边界在接收器的输入数据流位置。
pg066-jesd204.pdf - Xilinx JESD204 IP手册简介
gitblog_06606的博客
09-26 497
pg066-jesd204.pdf - Xilinx JESD204 IP手册简介 【下载地址】pg066-jesd204.pdf-XilinxJESD204IP手册简介 pg066-jesd204.pdf - Xilinx JESD204 IP手册简介欢迎使用Xilinx JESD204 IP手册，本手册是专为那些致力...
Xilinx_IESD204B手册《pg066-jesd204》阅读（3）
Tulip__的博客
06-29 795
串行线速度是5Gbps，而JESD204B的输入数据path是，因此每32-bitJESD204B取一次，由由于8B/10B的编码方式相当于每40-bit取一次，因此core clock是串行线速度除以40。lane的个数是4。以AD9680为例：F=2(因为精度是14bit).对于AD9680的配置信息：每帧采样2次的情况——采样率是500MSPS——帧时钟为250MHz【相当于将采样率分频】线速率的定义是AD芯片每条串行数据lane的速率，通过求出1s内全部采样数据量除以lane个数求得。
赛灵思（Xilinx）BRAM数据手册：Spartan-6 FPGA Block RAM Resources User Guide.pdf
08-27
在学习中需要用到FPGA的关于存储的IP软核设计在网上收集了很多资料，废了很大功夫找到了一些资料。现在把这些资料上传到博客，希望可以给一些有需要的朋友提供到一些帮助。
pg066-jesd204.pdf
11-15
JESD204 v7.2 , LogiCORE IP Product Guide, Vivado Design Suite, 赛灵思JESD核产品手册
JESD204B SUBCLASS1确定性延时参数的计算
yinyeyy的专栏
01-26 4500
目录 1. 时序参数 1.1 ADC 1.2 FPGA 2. 延时计算 2.1 计算延时所需的LMFC周期数 前几天又重新复习了以下通过JESD204B SUBCLASS1实现确定性延时的过程。以前对部分参数的计算过程不甚理解，这次算是搞清楚了。 学习JESD204B的时候阅读的是“Serial Interface for Data Converters” JESD204B的JULY 2011版本。该文档毕竟是一个标准文件，实现过程写的比较粗略，而且是指导性的，在实际工程实现过程中作用有限。当
pg066-jesd204
08-06
一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口
pg066-jesd204.rar
03-20
The Xilinx® LogiCORE™ IP JESD204 core implements a JESD204B interface supporting line rates from 1 Gb/s to 12.5 Gb/s(1). The JESD204 core can be configured as a transmitter or receiver
JESD204B接口学习资料收集
qq2419292516的博客
10-06 2216
由于工作需要，本人开始学习JESD204B的接口协议，以及 在FPGA上实现该接口。本文主要收集了204B相关资料。后期，本人会就ADI开源的204B接口源代码（Verilog）进行分析。 1）优快云博客，该博客对数据链路层的分析介绍的非常详细https://blog.youkuaiyun.com/yijingjijng/category_5771607.htmlhttps://blog.youkuaiyun.com/yijingjijng/category_5771607.html 2） ADI官方文章，对204B各层的介
JESD204接口应用笔记——时钟
yinyeyy的专栏
03-02 5526
近期有个新项目接触了JESD204B接口。总体来说，这东西非常好用，也挺简单。使用过程中在时钟配置方面遇到一点小问题，顺便记录一下。
JESD204B学习之关键点问答
热门推荐
风中月隐的博客——FPGA加速者
02-01 1万+
JESD204B学习之关键点问答 1.概述 本文是用于记录JESD204B学习中的关键点，以问答的形式陈诉便于理清思路。 2.参考文档 1.《pg066-jesd204》 2.《ug476_7Series_GTX_GTH_Transceivers》 3.《AD9680》 4.《AD9144》 3.JES...
RF Data Converter IP 仿真演示示例
weixin_45825101的博客
09-26 1764
注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。 以下为个人译文，仅供个人学习记录参考之用，如有疏漏之处，还请不吝赐教。 运行 RF Data Converter IP 仿真时，您可能会看到它自带仿真测试激励文件。 此测试激励文件可能令人望而生畏。尝试深入了解后，会发现其中有大量源文件，令人感觉无从着手。 本篇博文将指导您了解如何使用 IP 仿真示例来检出 RF Data Converter。 我们将为您展示测试激励文件的最重要的部分及其构建方式，并且我们将分步演..
探索高速数据传输的利器：Xilinx JESD204B IP Core设计指南
最新发布
gitblog_06642的博客
10-29 952
探索高速数据传输的利器：Xilinx JESD204B IP Core设计指南 【下载地址】pg198-jesd204-phy.pdf-XilinxJESD204BIPCore设计指南分享 pg198-jesd204-phy.pdf - Xilinx JESD204B IP Core设计指南欢迎来到本存储库，这里提供了X...
xilinx FPGA jesd204b ADC篇(5)：JESD204B接口的关键
FPGA_LOVE的博客
08-13 1149
该接口通过减少设备之间的布线数量，从而减少了布局布线的匹配需求，并消除了建立和保持时间约束问题，最终简化了高速转换器数据接口的实现。多出了一个功能，即提供了建立确定性延迟时间的手段，这对于某些需要同步多个设备或需要系统同步或者需要固定的信号延迟的应用就显得很重要。的实现需要在正常采样数据传输之前建立一个稳定链接，因此需要新的挑战和技术来识别接口是否正常工作，以及如果没有正常工作，该如何处理。此时多帧内部的采样数据都使用的是虚假的空采样数据填充，以保证一个多帧的完整性。每个连续的多帧都紧跟前一多帧。
JESD204B 协议解析和参数理解
weiweiliulu的专栏
08-19 1万+
1. 概述 在JESD204接口出现以前，数模转换器的数字接口绝大多数是差分LVDS的接口，这就造成了布板的困难，当PCB的密度很大的时候就需要增加板层从而造成制版的成本。但是JESD204需要进行严格的同步和时延的测量，接口逻辑会比LVDS复杂。JESD204 有不同的版本，但是大部分用的subclass1。 2. 时钟 device clock 是器件工作的主时钟，一般在模数转换器里为采样时钟或者整数倍频的时钟，其协议本身的帧和多帧时钟也是基于device clock 。...
JESD204B寄存器配置
Bradji的博客
10-25 1620
JESD204B接受协议中通过AXI总线配置寄存器，寄存器地址及位数代表如下表所示： JESD204寄存器配置 addr Description 备注 0x008 ILA support [31:1]保留，最低位为有效位，1代表启用ILA，0代表禁止ILA，默认值为1 0x00c Scrambling [31:1]保留，最低位为有效位，1代表启用加扰，0代表禁止加扰，默认值为0。 0x010 SYS...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值