DDR3(AXI接口例程)知识点笔记

文章详细阐述了DDR3内存的突发长度特性,以及在7035开发板中DDR3master例程的应用。DDR3的突发长度可为2,4,8,对应接口位宽为32,64,128bit。在INCR类型的AXI传输中,突发长度受限于AXI协议,最大为256。文章还讨论了地址传输和数据握手过程,以及如何根据突发长度调整地址计数。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

本文以7035开发板中的DDR3master例程对DDR3中所涉及的知识点梳理下笔记。

DDR支持的突发长度是2,4,8。即如果芯片的数据位宽是16bit的话那么接口数据位宽是32bit,64bit以及128bit。因为 L-Bank一次就存取两倍于芯片位宽的数据,所以芯片至少也要进行两次传输才可以。我认为芯片位宽就是DDR3中bank中每个地址存储的数据的位宽,这个是芯片型号以及确定的,是DDR3存储的最小单位位宽。而根据突发长度,其外部接口位宽可以有3种。

②根据DDR突发传输类型的选择,当选择类型是INCR(没传输一次地址增加一次)其突发长度在1-256之间(AXI中规定)但是DDR是2,4,8。

每次突发传输一次都要握手。握手成功后将要传输的数据放在数据通道的总线上。根据7035例程17_1。

---------------------------------------------------------------------------------------------------------------------------------

assign M_AXI_AWLEN[7:0]   = reg_w_len[7:0];

assign WR_FIFO_RE  = rd_first_data | (reg_wvalid & ~WR_FIFO_EMPTY & M_AXI_WREADY & rd_fifo_enable);

 S_WD_PROC: begin
          if(M_AXI_WREADY & ~WR_FIFO_EMPTY) begin
            if(reg_w_len[7:0] == 8'd0) begin
              wr_state        <= S_WR_WAIT;
              reg_wvalid      <= 1'b0;
              reg_w_stb[7:0]  <= 8'h00;
       
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值