6410 I2S clock

6410 有2个I2S bus interface 和 1个Multi audio interface

 

1） I2S bus interface ：

 

飞利浦公司的I2S标准中，既规定了硬件接口规范，也规定了数字音频数据的格式。I2S有3个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数  2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，就是用二进制补码表示的音频数据。
      有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。

其实就是I2SSDO 和 I2SSDI (输入和输出), 一根bit clock,一根LRCLK,还有一个可选择的 MCLK(同步用)

 

I2SSCLK(serial clock or bit clock)

 

I2SLRCLK(word select or channel select)

 

I2SCDCLK(System clock) is needed for generating I2SSCLK and I2SLRCLK by dividing. The
IIS pre-scaler (clock divider) is employed for generating a I2SCDCLK with divided frequency from internal system
clock. In external master mode, the I2SCDCLK can be fed from IIS external.

 

Master/Slave mode is different with TX/RX. Master/Slave mode presents the direction of I2SLRCLK ()and
I2SSCLK. Direction of I2SCDCLK (This is only auxiliary.) is not important.

 

Master/Slave mode is different with TX/RX. Master/Slave mode presents the direction of I2SLRCLK and I2SSCLK. Direction of I2SCDCLK (This is only auxiliary.) is not important. --这个clock也叫MCLK 方向不决定主从。

 

 

2）Multi audio interface

有三根data outputpin i2ssdo0 i2ssdo1 i2ssdo2 所有3*2=6 支持 5.1 output 输入只有i2ssdi 一根，所以支持双声道输入。