【FPGA编程：基于Verilog实现伪双端口RAM】

【FPGA编程：基于Verilog实现伪双端口RAM】
随着FPGA技术的不断发展，越来越多的应用场景需要大容量高速的存储器件。而伪双端口RAM因为具备读写口独立、数据并行等优点，成为了FPGA中广泛应用的存储器件之一。本文将结合Verilog语言，详细介绍如何实现一个伪双端口RAM。

Verilog代码如下：

module RAM(
  input clk,
  input [9:0] addr1, addr2,
  input [31:0] data_in,
  output reg [31:0] data_out1, data_out2,
  input we1, we2);

  reg [31:0] mem[1024];

  always @(posedge clk) begin
    if(we1) mem[addr1] <= data_in;
    if(we2) mem[addr2] <= data_in;
    data_out1 <= mem[addr1];
    data_out2 <= mem[addr2];
  end

endmodule

其中，参数包括：

• clk：时钟信号
• addr1, addr2：两个地址输入
• data_in：写入的数据
• data_out1, data_out2：输出数据
• we1, we2：两个写使能信号

本例中使用 reg 类型定义了一个 1024 字的数组 mem，用于存储数据。always 块中根据 we1 和 we2 信号决定是否写入数据，并根据地址输