数字后端基本概念介绍——Macro

0?wx_fmt=gif

今天要介绍的数字后端基本概念是Macro,中文名宏单元。这是设计中最常见的一个单元了,Macro是一个宽泛的概念,通常我们把它分为硬核(Hard Macro)和软核(Soft Macro)。硬核就是我们最常见的Hard Marco,包括Memory,PLL等各种IP,他的逻辑在自己本身内部已经集成好,对于core本来来说并不可见。而软核就是包含逻辑的一层hierarchy,通常是place&route好的partition。下图就是一个常见的hard macro。

0?wx_fmt=jpeg

Macro有他自己单独的lef,里面会定义它的形状以及pin的位置等等信息。

MACRO PLLCLK

  CLASS BLOCK ;

  FOREIGN PLLCLK 0 0 ;

  ORIGIN 0 0 ;

  SIZE 300.00 BY 280.00 ;      Macro形状

  SYMMETRY X Y R90 ;

  PIN ib

    DIRECTION INPUT ;

    USE SIGNAL ;

    PORT

      LAYER Metal1 ;

      RECT   0.00 181.00   0.30 182.00 ;    Macro Pin位置

      END

    END ibias

  PIN clk

    DIRECTION INPUT ;

    USE SIGNAL ;

....

Macro的位置,我们在布局规划介绍会决定,通常这是很重要的一个步骤,Macro的位子决定了设计时序的收敛与否。

这个概念比较简单,就不过多介绍了~~


0?wx_fmt=jpeg

公司招聘

各大IC公司招聘各类IC工程师

简历请戳邮箱:taozhang3260@163.com

### 数字电路设计从前端到后端P&R的详细流程 #### 1. 需求分析与规格定义 在项目启动阶段,需明确芯片的功能需求和技术指标。这包括性能参数、功耗预算、面积限制等。 #### 2. IC系统级设计 基于上述要求制定总体方案框架,规划模块划分及其接口关系。此过程涉及高层次抽象建模,确定各子系统的交互方式及数据流走向[^1]。 #### 3. RTL编码实现 采用硬件描述语言(HDL),如Verilog或VHDL编写寄存器传输级别(Register Transfer Level, RTL)代码来具体表达各个功能单元的行为特性。此时应遵循良好的编程习惯并注重可读性和易于维护性。 ```verilog module adder #(parameter WIDTH=8)(input wire [WIDTH-1:0] a,b,output reg [WIDTH-1:0] sum); always @(a,b) sum = a + b; endmodule ``` #### 4. 功能验证 通过构建测试平台(Testbench),利用仿真工具对RTL模型进行全面检验,确保其行为符合预期目标。该环节通常会经历多轮迭代优化直至达到满意效果为止。 #### 5. 综合(Synthesis) 将经过验证后的RTL源码转化为门级网表(Gate-Level Netlist),即由标准单元库中的基本逻辑元件组成的互连结构表示形式。这一变换过程中还会同步完成时序约束设定等工作项。 #### 6. STA静态时序分析 针对生成好的网表执行精确的时间路径计算,评估信号传播延迟情况是否满足既定规范所规定的上下限范围。对于发现的问题点要及时调整设计方案加以修正。 #### 7. 布局规划(Floorplanning) 初步决定主要宏块(Macro Blocks)的位置分布以及电源网络(Power Grids)的整体布局策略。合理安排这些要素有助于后续更精细的操作顺利开展下去[^2]。 #### 8. 物理合成(Physical Synthesis) 结合具体的工艺节点特征进一步细化先前得到的标准单元实例配置,并适当引入缓冲(Buffering)/反相(Inverting)机制改善局部区域内的电气属性表现水平。 #### 9. P&R放置与布线(Placement & Routing) 自动定位所有组件于硅片表面恰当之处,并建立它们之间的金属连线通道连接起来形成完整的拓扑形态。期间还需兼顾考虑诸如拥堵度(Congestion)控制等因素的影响作用。 #### 10. 后STA(Post-Silicon Timing Analysis) 再次实施全面深入的时钟树综合及时序收敛检查工作,确认最终版图下的实际运行状况良好无误。如果存在任何潜在风险隐患,则返回前一阶段重新处理直到完全达标为止。 #### 11. 寄生提取 Parasitic Extraction 从已完成的物理设计中抽取RC参数信息用于更加贴近真实世界的模拟环境之中进行更为细致入微的性能预测评估活动。 #### 12. 形式验证 Formal Verification 运用数学证明方法论核实前后两端之间保持一致性的程度如何,防止因转换操作而导致功能性偏差现象的发生发展蔓延开来造成不可挽回的重大损失后果严重事件出现发生。 #### 13. GDSII输出 Output of GDSII File 当一切准备工作皆已就绪之后便可以着手准备向代工厂提交生产订单了——即将整个项目的成果物导出成通用图形交换格式文件供下一步骤使用参考依据之用。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值