MCU上拉电阻一般接1K~10K，在1K，4.7K，5.4K，10K这四个电阻中你会选哪个？

最新推荐文章于 2025-07-27 23:34:12 发布
转载 最新推荐文章于 2025-07-27 23:34:12 发布 · 4.1w 阅读 · 78

本文探讨了不同应用场景下上下拉电阻的选择策略。对于手持设备等低功耗应用，建议使用较大阻值如50K；一般应用中，常用10K、4.7K或5.1K。选择时还需参考外部器件数据手册，确保符合输入信号要求及驱动能力。
上下拉电阻用多大的，需要看场合。
如果在手持设备或电池供电的应用中，可能上下拉电阻会更大一些，比如50K。

一般应用中上下拉电阻，10K、4.7K、5.1K都用，不过有时候还得对照外部器件手册来确定。比如COMS输入的芯片，上下拉电阻可以用大一些，如果是TTL输入的芯片，有时候用的不合适，反而起负作用。

=====

具体用多少看对应的型号的datasheet，不过5V一般用10K，3.3用4.7多一点，具体问题具体分析咯

==============

上拉电阻的选择，主要是参照你所用的mcu和你外接的电路来选择。比如说有的MCU，是5V供电，他的I0口在低电平状态时能够通过的电流为2MA，IO口的低电平是小于0.5V 。
如果你选择的是10k，当mcu为低电平时，通过的电流为0.5MA，IO口端的电压为0.1V，那么这个状态很好，满足要求。
如果选择的是1k，单片机内部是有内阻的，电阻过小，会导致通过IO口的电流过大烧坏单片机，因为单片io内部是有内阻的，电流大了分得的电压就越大，有可能导致IO口末端的电压大于0.5V，单片机认为不是低电平，数据出现错误。

总之：上拉电阻的选择，上拉电阻选择越大，功耗越低，但是要保证通过的电流能驱动外设和IO口。
           上拉电阻选择越小，功耗越大，但是要保证当为低电平时，io口端的电压要在           低电平的电压值的范围之内。
      经验值：一般为5.6k到10k之间，一般都不会出现太大问题。
==================================

楼上各位说的都不错，小弟斗胆抛书包。
1.先看datasheet怎么说，一般都会有。
2.没有的就查datasheet自己算。
3.协议类如i2c的另外考虑
4.我一般就算两个数，10k和4.7k，哪个能用就哪个。。。

嵌入式-电阻选型-4.7k限流电阻+10k下拉电阻
weixin_50833257的博客
07-16 1477
道友：独学而无友则孤陋而寡闻 。
51单片机的上拉电阻一般多大?
07-19
本文主要讨论了一下51单片机的上拉电阻一般多大?一起来学习一下
两分钟理解——上拉电阻与下拉电阻原理
最新发布
LIN__HANDSOME的博客
07-27 1810
本文深入浅出地讲解了上拉电阻和下拉电阻的工作原理。上拉电阻通过大电阻连接VCC，无驱动时输出高电平（电阻分压可忽略），有驱动时形成通路输出低电平；下拉电阻则相反，连接GND时默认输出低电平，被驱动时输出高电平。文章结合旋转编码器实例，用欧姆定律分析了高/低电平的产生机制，帮助读者从本质上理解这两种电阻在数字电路中的作用原理。全文通过简化电路分析和直观示意图，为初学者提供了清晰的学习路径。
上拉电阻、下拉电阻的阻值选择
xiaoyanemmmmm的博客
05-10 6545
上拉电阻、下拉电阻的阻值选择，上拉电阻通常可以选择1k到10k数值不等
上下拉电阻
朵朵的博客
08-11 968
(一)上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能
上拉电阻大小选择
热门推荐
学而不思则罔，思而不学则殆
02-14 1万+
(一)上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低...
单片机外围电路：电阻（2）之上下拉电阻
一㐀的博客
01-26 4516
1概念 先看一下百度的解释。“”上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
I2C上拉电阻到底多大
一个早起的程序员
03-08 3995
I2C上啦电阻到底多大 1. I2C出现的问题 最近群里，由于大部分人都玩摄像头，在摄像头初始化，即I2C接口的初始化中，前前后后出现了很多问题，包括我自己。不能理解。。如下部分群聊记录： 我在当时在驱动ov7670的时候，由于官哥的模块上没有默认I2C的上啦电阻，导致三四天I2C时序的设计，testbench，都是如此的崩溃，想哭的冲动都用了，FPGA内部上拉也不行。。。。后来官...
上拉电阻、下拉电阻认识
pao98pao的专栏
10-09 1561
假设端口用二只电阻来表示（等效），根据欧姆定律，其端口电压必为2.5V，将红色上拉电阻接入后，端口电压必然上升，这样就可以算出现在的端口电压了，1K与10K是并联关系，得出其阻值一定会少于1K，那么相当于1K与下面10K电阻是串联关系，流过他们的电流是一样的，于是10K二端的电压升高，端口电压也升高，具体的你可以自己算。
串行通信接10K上拉电阻与101电容作用分析
weixin_42141523的博客
01-29 2942
串行通信上拉电阻及电容作用
通俗易懂谈"上拉电阻"与"下拉电阻"
豚
07-27 3394
所谓上拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平； 同理下拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。 上拉电阻与下拉电阻用在什么场合？   答：用在数字电路中，存在高低电平的场合。 上拉电阻与下拉电阻怎么接线？  答：上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚)     下拉电阻...
上拉下拉电阻
weixin_39380125的博客
11-26 787
(上拉下拉电阻) 所谓上拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平； 同理下拉电阻就是：将一个不确定信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。 上拉电阻与下拉电阻用在什么场合？ 答：用在数字电路中，存在高低电平的场合。 上拉电阻与下拉电阻怎么接线？ 答：上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚) 下拉电阻：电阻...
上拉/下拉电阻选值怎么定
baidu_41811719的博客
07-15 8553
电阻在电路设计中的应用非常的广泛，其核心作用，就是利用电阻对电流的阻碍作用。除了电源中调整电压，电路中串接电阻进行限流，串在信号线上防反射，也做一些并联的信号耦合，下面主要说一下另一种应用，就是上拉下拉。 电阻在电路上拉或者下拉，常见于单片机的IO端口，以及MOS的驱动输出或者I2C这样的信号上，有人选择1K，有人选择10K，有人选择100K，那么我们在电路设计中，到底选择多大的电阻比较合适呢？ 首先上拉或者下拉的作用说起，在单片机的IO口做上拉或者下拉，主要是单片机上电到程序运行起来配置好端口这段真空时间
单片机外围电路：电阻之上下拉电阻
扬帆起航
05-16 2998
单片机外围电路：电阻之上下拉电阻
关于SCL和SDA线上的上拉电阻的阻值大小如何选择
weixin_57566832的博客
01-08 1327
若上拉电阻阻值太小，电源 VCC 灌入端口的电流较大，会导致功耗增加，且端口输出的低电平值可能超出 I2C 协议规定的 0.4V。不同的 I2C 设备对电压、电流等参数要求有差异，要查看器件数据手册，明确其对 SCL 和 SDA 线上上拉电阻的要求。不过，在一些特殊情况下，如总线上的设备距离较远、总线负载较大或存在信号干扰等，可能需要在某些从设备端也增加上拉电阻，以增强信号的驱动能力和稳定性，但这需要根据具体的电路情况和实验结果来确定，并且要注意上拉电阻的阻值匹配，避免出现电平冲突等问题。
上拉电阻、下拉电阻的一些理解
qq_36737680的博客
01-06 2788
上拉电阻、下拉电阻的一些理解 最近在做课程设计，到了总结收尾阶段，可爱的LBQ同学就提出了一个很可爱的问题。原文是如图所示，其实LBQ同学的意思就是我们的实际电路是直接连51单片机的IO口的，没有加上拉电阻，程序可以正常跑通，但有些资料却强调说单片机的IO口使用时要加上拉、下拉电阻。 以下就以LBQ同学的可爱问题解释一下上下拉电阻吧。 事不宜迟，马上进入正题 首先声明一下：我们这次用的是STC89...
如何选择正确值的上拉电阻和下拉电阻？
weixin_34233679的博客
11-29 700
如何选择正确值的上拉电阻和下拉电阻？上拉电阻和下拉电阻是如何确定？还是在选择此类电阻的时候，有个特定的范围？ 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开...
上、下拉电阻
qq_39796287的博客
10-15 638
下拉电阻作用： 个人对下拉电阻对拉电流和常态为低电平的理解： 下拉电阻可以进行分流的作用。悬空的引脚电平无法确定，且容易受干扰。当一个干扰经过下拉电阻和MCU引脚时，MCU引脚为高阻，电流几乎往下拉电阻方向。电阻起阻碍电流的作用，干扰的电流本身也较小，这会使下拉电阻之间的压差保持在一个较小的值，使之常态为低电平。 ...
上/下拉电阻详解
weixin_47911361的博客
12-06 6408
1.拉电流和灌电流 电子元器件在广义上分为有源器件和无源器件。 有源器件需要电源（能量）才能实现其特定的功能，如运算放大器在有输入信号的前提下，如果不提供电源，运算放大器无法实现其放大功能。 无源器件在工作时，不需要外加电源，只要输入信号就能正常工作，比如在信号线上串联33Ω的电阻，无论是否提供电源，只要有信号经过，电阻就能实现阻流的作用。 通常定义流入器件的电流为正，流出器件的电流为负 器件输入端有电流流进时，称为吸电流，属于被动；器件输出端有电流流出时，称为拉电流，属于主动；器件输出端有电流流入时，称为
差分线路上拉电阻从820Ω改为4.7kΩ会对信号边沿时间产生什么影响？
06-10
<think>我们正在分析差分线路上拉电阻值变化对信号边沿时间的影响。原始设计使用820Ω上拉电阻，现在改为4.7kΩ。在高速数字电路中，上拉电阻主要影响信号上升时间（因为下降时间通常由驱动器的下拉能力决定）。根据RC电路充放电原理，信号上升时间与上拉电阻值成正比。关键参数：1.负载电容（包括线路寄生电容和接收端输入电容）假设为典型值$C_L$2.信号高电平电压：$V_{CC}=3.3V$3.驱动器的下拉能力（影响下降时间）不变4.上拉电阻$R$从820Ω变为4.7kΩ计算上升时间（从10%到90%的上升时间）的近似公式：$$t_r\approx2.2\cdot\tau=2.2\cdot(R\cdotC_L)$$假设负载电容$C_L$是一个固定值（例如10pF），我们可以计算两种电阻值下的上升时间。原始情况（820Ω）：$$t_{r1}=2.2\times820\timesC_L=1804\timesC_L\text{秒}$$新情况（4.7kΩ）：$$t_{r2}=2.2\times4700\timesC_L=10340\timesC_L\text{秒}$$因此，上升时间的增加倍数：$$\frac{t_{r2}}{t_{r1}}=\frac{10340\timesC_L}{1804\timesC_L}\approx5.73$$这意味着上升时间变为原来的约5.73倍。现在考虑对系统的影响：1.400kHz信号的周期为$T=\frac{1}{400\text{kHz}}=2.5\mu\text{s}$。通常要求信号边沿时间（这里主要是上升时间）小于周期的10%，即250ns。但实际中还要考虑其他延时。2.原设计中（820Ω）：如果$C_L=10\text{pF}$，则$t_{r1}=1804\times10\times10^{-12}=18.04\text{ns}$，远小于250ns，满足要求。3.改为4.7kΩ后：$t_{r2}=10340\times10\times10^{-12}=103.4\text{ns}$，仍然小于250ns，所以理论上满足400kHz的时序要求。4.但需要注意：-实际负载电容可能更大（如布线较长，多个接收器等），例如$C_L=20\text{pF}$，则$t_{r2}=206.8\text{ns}$（仍然小于250ns）-如果$C_L$达到50pF，则$t_{r2}=517\text{ns}$，超过250ns，可能导致信号在周期内无法达到稳定电平。此外，引用[2]中提到：OPEN-DRAIN结构（开漏输出）的上升沿延时与上拉电阻成正比。尽管我们的编码器差分线路通常使用推挽输出（如RS422），但上拉电阻的变化仍然会影响上升时间。总结：-上升时间将显著增加（约5.73倍），但具体数值取决于负载电容$C_L$。-在$C_L$较小的情况下（<20pF），400kHz系统仍可工作。-但上升时间增加会导致：a)信号边沿变缓，抗干扰能力下降（噪声容限降低）b)可能增加信号间的串扰c)严格的时序要求下（如高速编码器）可能导致采样错误建议：-在条件允许的情况下，尽量保持原设计的820Ω（或1kΩ以内）以获得更好的信号完整性。-如果必须使用4.7kΩ，需要实测信号波形并确保在最坏情况下的上升时间满足要求。最后，我们提供计算上升时间的公式：$$t_r\approx2.2\cdotR\cdotC_L$$其中$R$是上拉电阻值，$C_L$为负载电容（包括PCB走线电容、接收器输入电容等，通常几皮法至几十皮法）。用户需根据实际系统的$C_L$值评估上升时间是否可接受。</think> ### 差分线上拉电阻从820Ω改为4.7kΩ对信号边沿时间的影响分析 #### 1. **基础原理** 信号边沿时间主要由RC时间常数决定： $$ \tau = R \times C_{total} $$ 其中： - $R$为上拉电阻值 - $C_{total}$为线路总寄生电容（包括PCB走线电容、接收端输入电容等） 上升时间$t_r$与RC常数的关系： $$ t_r \approx 2.2 \times \tau = 2.2 \times R \times C_{total} $$ --- #### 2. **具体影响计算** 假设典型寄生电容$C_{total} = 10 \text{pF}$（实际值需根据PCB设计确定）： **原设计(820Ω)：** $$ t_{r1} \approx 2.2 \times 820 \times 10^{-11} = 18.04 \text{ns} $$ **新方案(4.7kΩ)：** $$ t_{r2} \approx 2.2 \times 4700 \times 10^{-11} = 103.4 \text{ns} $$ **变化幅度：** $$ \frac{t_{r2}}{t_{r1}} = \frac{103.4}{18.04} \approx 5.73 \text{倍} $$ --- #### 3. **系统级影响评估** | 参数 | 820Ω方案 | 4.7kΩ方案 | 影响程度 | |-------------------|-----------------|-------------------|---------| | 上升时间(t_r) | 18.04ns | 103.4ns | ⬆️增加573% | | 最大理论带宽 | $f_{max}=0.35/t_r≈19.4\text{MHz}$ | $f_{max}≈3.38\text{MHz}$ | ⬇️降低82.6% | | 400kHz信号占空比失真 | <1% | ≈5.5% | 显著增加 | | 功耗（3.3V系统） | 13.2mW | 2.3mW | ⬇️降低82.5% | --- #### 4. **关键设计考量** 1. **时序余量**： - 400kHz信号周期$T=2.5\mu\text{s}$ - 新方案上升时间$t_r=103.4\text{ns}$占周期4.1%（<10%安全阈值） - **结论**：理论可行但余量减小[^2] 2. **噪声敏感性**： - 缓慢的边沿更易受干扰 - 建议增加施密特触发器（如SN74LVC1G17） 3. **负载电容敏感性**： $$ \Delta t_r = 2.2 \times R \times \Delta C $$ - 当$C_{total}$从10pF→15pF时： - 820Ω方案：$Δt_r=+9\text{ns}$ - 4.7kΩ方案：$Δt_r=+51.7\text{ns}$ --- #### 5. **设计建议** 1. **优先维持820Ω方案**： - 确保400kHz信号完整性 - 尤其适用于长距离传输或多节点系统 2. **必须使用高阻值时**： ```plaintext DIFF+ ──┬─ R_pullup(4.7k) ── 3.3V │ ├─ Schmitt Trigger ── MCU │ DIFF- ──┴─ R_pullup(4.7k) ── 3.3V ``` - 选用高速施密特触发器（传播延迟<10ns） - PCB走线严格等长（ΔL<5mm） 3. **验证方法**： $$ t_{setup} \geq t_r + t_{prop} + t_{margin} $$ 需确保： $$ 103.4\text{ns} + 15\text{ns} + 50\text{ns} < 1250\text{ns} \quad (400\text{kHz}半周期) $$ ---
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值