VCS后仿 Warning-[NTCDNC] Negative Timing Check Did Not Converge

最新推荐文章于 2025-03-25 17:30:50 发布
最新推荐文章于 2025-03-25 17:30:50 发布
阅读量3k 收藏 18
点赞数
CC 4.0 BY-SA版权
分类专栏： 学习 文章标签： 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Sprite_Rat/article/details/128671455
文章详细介绍了如何处理和解决在使用Synopsys工具进行集成电路设计时遇到的负时序检查警告问题，包括理解警告、优化电路和提高时序收敛的方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在这里插入图片描述
在这里插入图片描述
https://solvnetplus.synopsys.com/s/article/Handling-Negative-Timing-Check-Convergence-Warning-1576070059681

如何理解negative timing check
zyn1347806的博客
04-12 2万+
最近也是遇到了这个问题，通过周末的研究，感觉自己搞明白了，现在总结一下吧！整体的感受：没事多看看各种manual吧，上面讲的真的比网上说的好太多了，网上各种观点都有，难以确定谁对谁错。当然本文也是基于自己的理解，如有错误欢迎指正。 positive setuphold timing check $setuphold函数 在工艺厂商提供的工艺库模型中定义了工艺库中用到的所有cell的v...
negative timing check
weixin_39662684的博客
09-11 1726
此篇是对negative timing check的个人理解，不对之处望指正. 理想情况下，带延时的时序波形满足建立时间和保持时间都为正值. 实际上一个asic_cell中除了包含触发器，还有路径延时信息，时钟和数据到达真正到达触发器的时间要加上这些路径延时；而实际检查的时候是将触发器和路径延时在一起检查的，因此这种情况便出现了negative timing check. ...
负时序检查 Negative Timing Checks
hungtaowu的博客
10-30 544
而实际上我们要保证的是DFF的setup 和hold timing check是正值，由于D1和D2两个cell的delay不同就导致了在对std cell做timing check时出现了负值的timing check。+notimingcheck 表示在vcs编译过程中不进行 setuphold，recrem 等函数的编译，vcs产生delayed_reference_signal 和delayed_reference_data但是不会去标记这些delay的值，从而不进行任何的timing检查。
减少modelsim仿真warning数量
技术，折腾，进步
04-17 2468
在用 modelsim仿真时Warning太多，自己打印出来的仿真结果都没办看了，而且这些warning是可以忽略，网上查了查，这么解决： solution 1 - editing MODELSIM initialisation file ---------- go to Modelsim installation, then you should find "modelsim.ini" un
如何高效导出后仿NTC检查点？避开X态传播陷阱
lu_pete的博客
02-27 608
许多工程师反馈，CDC路径中的第一级触发器（FF）在后仿真中常会因“亚稳态传递X态”导致逻辑异常，进而引发误报问题。但即便理论上“第二级FF的输出趋于稳定”，后仿真工具却可能因信号路径的不确定性，在第一级FF的输出端产生X态（不定态）。主流CDC检查工具（如Spyglass、JasperGold等）会在报告中列出全部CDC路径及其同步器结构，直接解析报告中的第一级FF信息，可自动化生成NTC约束。因此，行业内的通用做法是：对CDC路径中第一级FF禁用时序检查（即NTC），仅保留第二级FF的时序约束。
我的后仿记录
qq_41828411的博客
06-29 3042
报TWRCC&TRWCC Error是因为所用的memory model中定义了parameter TWRCC，定义了数据从写入到读出的最小时间间隔，该参数默认为1，所以时钟频率大于等于1GHZ的时候可能会出现Error，需要(1)用TWRCC或者TRWCC宏重新定义该参数(2)降低时钟频率。2.6.如果module(比如memory module)中没有定义timing信息，在做SDF annotate的过程中，会出现一些使用该module的instance的Annotaion Fail信息，例如。
后仿真中的必懂VCS仿真选项之-sdfretain
那么菜的博客
05-16 2759
编译选项加入-sdfretain -xlrm alt_retain后，那些不会让输出发生变化的RETAIN信息和X态（红圈处）就不会体现了。中称这一模式为optimistic mode，因为减少了仿真事件的调度，所以会对仿真速度有一定的优化。PS1.这部分感觉vcs手册中也说的不是很清楚，后面如果有空，再跑仿真确认下。指的是从输入变化后开始计算，输出保持的时间。PS2.选项中的alt应该就是选择的意思，让vcs自己决定哪些不需要的信息可以被优化。的意思，让vcs自己决定哪些不需要的信息可以被优化。
使用vcs配合vivado进行仿真
05-11
"使用VCS配合Vivado进行仿真" 在本文中，我们将详细探讨使用VCS（Virtuoso Cycle Simulator）配合Vivado进行仿真的方法和步骤。 首先，让我们了解什么是VCS。VCS是一种功能强大的仿真工具，广泛应用于数字电路设计...
VCS-userguide-Q-2020.03-SP2.pdf
07-16
VCS（ Verification ContinuumTM）用户指南，Q-2020.03-SP2版，是2020年9月发布的一份详细的手册，由Synopsys公司提供，专注于集成电路验证领域的工具使用。VCS是Synopsys公司的一款先进的仿真器，它在IC设计验证中...
vcs工具，使用手册，编译仿真参数
01-12
VCS工具是Synopsys公司推出的一款高性能的功能验证解决方案，被全球前20大半导体公司广泛采用。该工具以其行业领先的性能和容量而著称，特别适合处理当今复杂系统级芯片（SoC）的设计和验证挑战。以下是VCS工具的...
vcs仿真简介-三种调试模式
06-13
简单介绍vcs仿真的三种调试模式：CLI、VirSim、VirSim后处理调试
关于后仿我知道得不多
messi_cyc的专栏
10-25 7331
VCS
后仿真中的关于延时问题（物理特性角度）
那么菜的博客
05-07 1490
大家都知道，后仿真讲究仿真时序。那么，在网表阶段，接触到后仿延时问题。今天总结一下。
关于后仿经验谈
Yansiwei777的博客
12-18 2575
【代码】关于后仿经验谈。
常用vcs仿真命令及含义
sinat_41774721的博客
05-21 4867
命令 含义 -sverilog 编译支持SystemVerilog语法 +v2k 编译支持Verilog-2001语法 -timescale=<time_unit>/<time_precision> 添加仿真时间、精度 -debug 使能DVE、VERDI波形调试和UCLI命令行调试等 -debug_all 使能所有的debug调试功能 -debug_pp 同-debug_all，但是更加节约资源 -ntb_opts 常用参数uvm，-ntb_...
【原创】关于后仿我知道的不多
HelloQili的博客
02-20 3512
GLS 后仿
VCS后仿调试记录（Post-PR with SDF）
PoPo's Blog
03-25 2380
前一篇文章记录了一些在做Pre-PR网表仿真阶段遇到的一些问题和解决思路，这篇把坑填一下，总结下使用VCS工具做Post-PR网表仿真和带SDF(Standard Delay Format)反标仿真的一些问题记录。
specify的含义、作用及vcs对应仿真选项
热门推荐
Grady
02-08 1万+
转载自https://www.cnblogs.com/hxing/p/9584190.html 一、specify的含义 specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时（path delay），由specify开始，到endspecify结束，并且只能在模块内部声明，具有精确性（accuracy）和模块性（modularity）的特点。 二、specify的作用 specify bloc
如何解决后端 timing check时endpoints which are not constrained for maximum delay.问题
weixin_47349046的博客
10-18 1443
这种问题一般是由于代码中部分信号tie0，导致部分寄存器综合后为常数。工具会前面自动插入icg，导致时钟无法到达寄存器。后端可通过脚本去除此warning。
vcs编译warning报-cm_glitch option does not work with fsm and path
最新发布
04-03
### 关于 NULL 的定义及其在 C 中的行为 在 C 编程语言中，`NULL` 是一个预定义的宏，通常被定义为 `(void*)0` 或者简单的 `0`。这种定义方式使得它能够用于表示空指针常量。然而，在实际编程过程中，可能会遇到一些看似矛盾的现象。 #### 宏定义的区别 当使用 `int *iPtr3 = 1;` 这样的语句时会引发错误，因为整数类型的值无法隐式转换为指针类型[^1]。而 `int *iPtr2 = 0;` 能够通过编译的原因在于某些编译器会对数值 `0` 提供特殊处理机制，将其视为指向地址零的空指针。尽管如此，这并不意味着所有的实现都支持这样的行为；因此推荐显式地使用 `NULL` 来提高代码可移植性和清晰度。 对于表达式 `int *iPtr4 = ((void *)0);` ，这里强制进行了类型转换操作，从而绕过了潜在的类型检查问题并成功赋值给指针变量 iPtr4 。这种方式虽然有效但也可能掩盖了一些逻辑上的隐患，所以在现代C++标准里更倾向于采用 nullptr 替代传统意义上的 null 指针概念来增强安全性与一致性。 至于提到 VCS 编译期间涉及 `-cm_glitch` 参数以及 FSM 和路径关联产生的警告情况，则属于另一范畴的内容，并未直接体现在上述代码片段之中。如果希望深入探讨该主题或者获取具体解决方案，请提供更多背景资料以便进一步分析解答。 ```c #include <stdio.h> // 正确的方式初始化指针为 NULL #define MY_NULL ((void*)0) int main() { int *ptr1 = NULL; int *ptr2 = MY_NULL; printf("%p %p\n", (void*) ptr1, (void*) ptr2); return 0; } ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值