电平同步、脉冲同步、边沿同步

转载已于 2022-07-05 11:41:40 修改 · 2k 阅读

10 ·

CC 4.0 BY-SA版权

原文链接：https://blog.youkuaiyun.com/qq_40268672/article/details/123620878

文章标签：

#fpga开发 #Verilog

于 2022-06-30 09:29:39 首次发布

Verilog 同时被 2 个专栏收录

11 篇文章

订阅专栏

FPGA

6 篇文章

订阅专栏

本文详细介绍了时钟域同步中的电平同步、边沿同步和脉冲同步方法，包括其工作原理、代码实现及仿真波形分析。针对不同时钟速度差异，探讨了各种同步策略的适用场景和限制，并指出了在快时钟到慢时钟域同步中的挑战和解决方案。

电平同步

电平同步一般用于由慢时钟域向快时钟域传输单bit信号，具体方法也很简单，就是打两拍。
在这里插入图片描述
如上图所示，慢时钟域CLOCK1的单bit信号经过慢时钟打一拍后(这很重要)，输出到快时钟域，快时钟域通过DFF打两拍，得到同步后的单bit信号。
核心代码

logic a_ff1;
logic a_ff2;
always@(posedge clkb,negedge rst_n)
if(~rst_n)
    {a_ff2,a_ff1}<=2'b00;
else
    {a_ff2,a_ff1}<={a_ff1,a};

边沿同步

即检测边沿，边沿同步具有以下两个特点：
1、适用于慢到快时钟(同电平同步)
2、使得输出的脉冲宽度和第二个时钟的宽度一致
核心代码

logic a_ff3;
logic a_ff2;
logic a_ff1;
always@(posedge clk2,negedge rst_n)
if(~rst_n)
    {a_ff3,a_ff2,a_ff1}<=3'b000;
else
    {a_ff3,a_ff2,a_ff1}<={a_ff2,a_ff1,a};
assign up_edge=a_ff2&~a_ff3;   //检测上升沿
assign down_edge=~a_ff2&a_ff3; //检测下降沿
assign edge=a_ff2^a_ff3;       //检测跳变沿

脉冲同步

脉冲同步，即从快时钟域取出一个单时钟宽度脉冲，在慢时钟域建立新的单时钟宽度脉冲。具有以下两个特点：
1、可以实现快到慢时钟域。
2、输入脉冲的最小间隔必须等于两个新时钟的时钟周期。
下面是脉冲同步电路的示意图
在这里插入图片描述
代码如下：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2022/03/18 21:37:17
// Design Name: 
// Module Name: demo
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//


module demo
(
    input logic clka,           //快时钟
    input logic clkb,           //慢时钟
    input logic rst,
    input logic pulse_a,        //快时钟域脉冲
    output logic pulse_b
);

logic data_a;                //电平信号
logic a_ff1;
logic a_ff2;
logic a_ff3;
//data_a
always_ff@(posedge clka,posedge rst)
if(rst)
    data_a<=0;
else 
    data_a<=data_a^pulse_a;                //也可以改为当检测到pulse_a脉冲时,data_a翻转
//
always_ff@(posedge clkb,posedge rst)
if(rst)
    {a_ff3,a_ff2,a_ff1}<=0;
else
    {a_ff3,a_ff2,a_ff1}<={a_ff2,a_ff1,data_a};
//
assign pulse_b=a_ff2^a_ff3;
endmodule

仿真波形
在这里插入图片描述
从上图中可以看到，当两个脉冲的间隔小于两个clkb周期时，会发生混叠，而间隔大于两个clkb周期时，能够正确检测。这也是脉冲同步法的一个缺陷。
另一个快时钟域到慢时钟域的方法是将信号展宽，例如，clka=10ns，clkb=25ns，那么我们需要将clka展宽三倍，才能保证被clkb采样到，具体的做法如下:

logic a_ff1;
logic a_ff2;
always@(posedge clka,posedge rst)
if(rst)
    {a_ff2,a_ff1}<=2'b00;
else
    {a_ff2,a_ff1}<={a_ff1,a};
assign wide_a=a|a_ff1|a_ff2;

但是这种方法仅限于两个时钟速度相差不是很大的情况下，因此也有局限性。
当然，当这两种方法都不太奏效时，最万能的方法就是通过握手来进行快时钟域到慢时钟域的单bit信号同步。